WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007019041) METHOD AND APPARATUS FOR SELECTING AN OPERATING MODE BASED ON A DETERMINATION OF THE AVAILABILITY OF INTERNAL CLOCK SIGNALS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/019041    International Application No.:    PCT/US2006/028754
Publication Date: 15.02.2007 International Filing Date: 25.07.2006
Chapter 2 Demand Filed:    02.03.2007    
IPC:
G11C 7/10 (2006.01), G11C 11/4076 (2006.01), G11C 11/4096 (2006.01), H04L 25/02 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, Boise, ID 83707-0006 (US) (For All Designated States Except US).
WALDROP, William, C. [US/US]; (US) (For US Only)
Inventors: WALDROP, William, C.; (US)
Agent: PENCOSKE, Edward, L.; Jones Day, 500 Grant Street, Suite 3100, Pittsburgh, Pennsylvania 15219-2502 (US)
Priority Data:
11/195,897 03.08.2005 US
Title (EN) METHOD AND APPARATUS FOR SELECTING AN OPERATING MODE BASED ON A DETERMINATION OF THE AVAILABILITY OF INTERNAL CLOCK SIGNALS
(FR) PROCEDE ET APPAREIL PERMETTANT DE SELECTIONNER UN MODE DE FONCTIONNEMENT FONDE SUR UNE DETERMINATION DE DISPONIBILITE DE SIGNAUX D'HORLOGE INTERNES
Abstract: front page image
(EN)A system and method to operate an electronic device, such as a memory chip, with an output driver circuit that is configured to include an ODT (On-Die Termination) mode detector detects whether there is sufficient internal clocking available to operate the ODT portion in the output driver in the synchronous mode of operation or to switch the operation to the asynchronous mode. The clock-sufficiency based determination of internal ODT mode of operation (synchronous vs. asynchronous) avoids utilization of complex and inflexible clock processing logic in an ODT control unit in the output driver. This enables the actual clocking to the ODT circuitry to be changed during various device operational modes (e.g., active, power down, etc.) without re-designing the ODT control logic for each of those modes. The simplicity and flexibility of the ODT mode detector design allows for efficient use of chip real estate without affecting the signal transfer speed of the output driver in the electronic device. Because of the rules governing abstracts, this abstract should not be used to construe the claims.
(FR)L'invention concerne un système et un procédé pour le fonctionnement d'un dispositif électronique, de type puce mémoire, faisant intervenir un circuit de sortie conçu pour comprendre un détecteur de mode ODT (terminaison sur puce) qui détecte si des signaux d'horloge internes sont disponibles en quantité suffisante pour faire fonctionner la partie ODT située dans le circuit de sortie en mode synchrone ou pour commuter vers un mode asynchrone. La détermination d'une quantité suffisante de signaux horloge pour un mode de fonctionnement d'ODT interne (synchrone vs. asynchrone) permet de ne pas utiliser de logique de traitement d'horloge complexe et non flexible dans une unité de commande ODT située dans le circuit de sortie. Les signaux d'horloge pour l'ensemble de circuits ODT peuvent ainsi être modifiés pendant divers modes de fonctionnement du dispositif (par exemple, actif, mise hors tension, etc.) sans reconcevoir la logique de commande ODT pour chacun desdits modes. La simplicité et la flexibilité de conception du détecteur de mode ODT permettent d'utiliser de manière efficace la surface occupée de la puce sans nuire à la vitesse de transfert des signaux du circuit de sortie dans le dispositif électronique.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)