WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007018643) RADIO FREQUENCY OVER-MOLDED LEADFRAME PACKAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/018643    International Application No.:    PCT/US2006/016355
Publication Date: 15.02.2007 International Filing Date: 01.05.2006
Chapter 2 Demand Filed:    02.05.2007    
IPC:
H01L 23/60 (2006.01), H01L 23/498 (2006.01)
Applicants: U.S. MONLITHICS, LLC [US/US]; 325 East Elliot Road, Suite 30, Chandler, Arizona 85225 (US) (For All Designated States Except US).
TORKINGTON, Richard, S. [US/US]; (US) (For US Only).
LYONS, Michael, R. [US/US]; (US) (For US Only).
BUER, Kenneth, V. [US/US]; (US) (For US Only)
Inventors: TORKINGTON, Richard, S.; (US).
LYONS, Michael, R.; (US).
BUER, Kenneth, V.; (US)
Agent: PLATT, John, H.; Snell & Wilmer L.L.P., One Arizona Center, 400 E. Van Buren Street, Phoenix, AZ 85004-2202 (US)
Priority Data:
11/161,420 02.08.2005 US
Title (EN) RADIO FREQUENCY OVER-MOLDED LEADFRAME PACKAGE
(FR) PAQUET DE GRILLE DE CONNEXION SURMOULÉE POUR FRÉQUENCE RADIO
Abstract: front page image
(EN)An over-molded leadframe (e.g., a Quad Flat No-lead (QFN) ) package capable of operating at frequencies in the range of about five gigahertz (GHz) to about 300 GHz and a method of making the QFN package are disclosed. The QFN package includes a capacitance lead configured to substantially reduce and/or offset the inductance created by one or more wirebonds used to connect an integrated circuit (IC) chip on the package to an input/output (I/O) lead. The IC chip is connected to the capacitance lead via one or more wirebonds, and the capacitance lead is then connected to the I/O lead via at least a second wirebond. Thus, inductance created by the one or more wirebonds on the package is substantially reduced and/or offset by the capacitance lead prior to a signal being output by the package and/or received by the IC chip. The capacitance lead may form the first plate of a capacitor with the second lead provided on a printed circuit board (PCB) to which the package is mounted.
(FR)L’invention concerne un paquet de grille de connexion surmoulée (par exemple QFN - sans fil plat quadruple) capable de fonctionner à des fréquences dans la fourchette comprise entre environ cinq gigahertz (GHz) et environ 300 GHz et un procédé de fabrication du paquet QFN. Le paquet QFN comprend un fil de capacitance configuré pour sensiblement réduire et/ou compenser l’inductance créée par une ou plusieurs liaisons filaires servant à connecter une puce à circuit intégré (IC) sur le paquet vers un fil d’entrée/de sortie (E/S). La puce à circuit intégré est connectée au fil de capacitance parle biais d’une ou de plusieurs liaisons filaires, et le fil de capacitance est ensuite connecté au fil E/S par le biais d’au moins une seconde liaison filaire. Ainsi, l’inductance créée par la ou les liaisons filaires sur le paquet est sensiblement réduite et/ou compensée par le fil de capacitance avant l’injection d’un signal par le paquet et/ou réception de celui-ci par la puce à circuit intégré. Le fil de capacitance peut constituer la première plaque d’un condensateur avec le second fil disposé sur une carte à circuit imprimé (PCB) sur laquelle le paquet est monté.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)