WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007017613) METHOD OF PRODUCING A TRANSISTOR COMPRISING PARALLEL SEMICONDUCTOR NANOFINGERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/017613    International Application No.:    PCT/FR2006/050790
Publication Date: 15.02.2007 International Filing Date: 07.08.2006
IPC:
H01L 29/786 (2006.01), H01L 21/336 (2006.01)
Applicants: STMICROELECTRONICS CROLLES 2 SAS [FR/FR]; 850, Rue Jean Monnet, F-38920 Crolles (FR) (For All Designated States Except US).
CORONEL, Philippe [FR/FR]; (FR) (For US Only).
BUSTOS, Jessy [FR/FR]; (FR) (For US Only).
WACQUEZ, Romain [FR/FR]; (FR) (For US Only)
Inventors: CORONEL, Philippe; (FR).
BUSTOS, Jessy; (FR).
WACQUEZ, Romain; (FR)
Agent: CABINET BEAUMONT; 1, Rue Champollion, F-38000 Grenoble (FR)
Priority Data:
0552460 08.08.2005 FR
Title (EN) METHOD OF PRODUCING A TRANSISTOR COMPRISING PARALLEL SEMICONDUCTOR NANOFINGERS
(FR) PROCEDE DE FABRICATION D'UN TRANSISTOR A NANODOIGTS SEMICONDUCTEURS PARALLELES
Abstract: front page image
(EN)The invention relates to a method of producing a transistor comprising parallel semiconductor nanofingers. The inventive method comprises the following steps consisting in: forming a monocrystalline layer of a semiconductor material (5) on a layer of a subjacent material (4) which can be selectively etched in relation to the monocrystalline layer; etching parallel partitions (12) in the monocrystalline layer (5) and in the subjacent layer (4) and continuing said etching operation in order to hollow out part of the subjacent layer of material; filling the gap (11) between the partitions and the hollowed-out part with a first insulating material (16); defining a central part of the partitions and removing the first insulating material from around the central part of the monocrystalline layer (5), thereby forming a finger (21) of semiconductor material; and filling and coating the central part with a conductor material (29).
(FR)L'invention concerne un procédé de fabrication d'un transistor à nanodoigts semiconducteurs en parallèle, comprenant les étapes suivantes : former une couche monocristalline d'un matériau semi-conducteur (5) sur une couche d'un matériau sous-jacent (4) sélectivement gravable par rapport à cette couche mono-cristalline ; graver des cloisons parallèles (12) dans la couche monocristalline (5) et dans la couche (4) sous-jacente, et poursuivre la gravure pour évider une partie de ladite couche d'un matériau sous-jacent ; remplir l'intervalle (11) entre les cloisons et la partie évidée d'un premier matériau isolant (16) ; délimiter une partie centrale des cloisons, et éliminer le premier matériau isolant autour de la partie centrale de la couche monocristalline (5), d'où il résulte qu'un doigt (21) dudit matériau semiconducteur est formé ; et remplir et revêtir la partie centrale d'un matériau conducteur (29).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: French (FR)
Filing Language: French (FR)