WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007014949) GALS CIRCUIT AND METHOD FOR THE OPERATION THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/014949    International Application No.:    PCT/EP2006/064898
Publication Date: 08.02.2007 International Filing Date: 01.08.2006
IPC:
G06F 1/10 (2006.01), G06F 1/08 (2006.01), G06F 21/55 (2013.01), H04L 25/08 (2006.01)
Applicants: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS/INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK [DE/DE]; Im Technologiepark 25, 15236 Frankfurt (Oder) (DE) (For All Designated States Except US).
GRASS, Eckhard [DE/DE]; (DE) (For US Only).
KRSTIC, Milos [YU/DE]; (DE) (For US Only).
WINKLER, Frank [DE/DE]; (DE) (For US Only)
Inventors: GRASS, Eckhard; (DE).
KRSTIC, Milos; (DE).
WINKLER, Frank; (DE)
Agent: EISENFÜHR, SPEISER & PARTNER; Anna-Louisa-Karsch-Strasse 2, 10178 Berlin (DE)
Priority Data:
05107104.1 01.08.2005 EP
10 2005 044 115.7 12.09.2005 DE
Title (DE) GALS-SCHALTUNG UND VERFAHREN ZUM BETRIEB EINER GALS-SCHALTUNG
(EN) GALS CIRCUIT AND METHOD FOR THE OPERATION THEREOF
(FR) CIRCUIT GALS ET PROCEDE POUR LE FAIRE FONCTIONNER
Abstract: front page image
(DE)Global Asynchrone Lokal Synchrone GALS-Schaltung, mit einer Hüllschaltung und einem lokal synchronen Schaltungsmodul, das mit der Hüllschaltung verbunden ist. Die Hüllschaltung (350) umfasst einen Anfrageeingang für Anfragesignale (REQ_A) von einer externen GALS-Schaltung, einen Dateneingang für Datensignale (DATA_IN) von einer externen GALS-Schaltung, und einen Takteingang für ein periodisches Taktsignal von einem externen Taktgeber. Die Hüllschaltung leitet aus dem externen Anfragesignal ein internes Anfragesignal ab, welches anzeigt, dass gültige Datensignale am Dateneingang empfangen werden. Das interne Anfragesignal wird über eine interne Anfrageschnittstelle an das lokal synchrone Schaltungsmodul weitergeleitet. Aus dem externen Taktsignal wird ein internes Taktsignal (INT_CLK) abgeleitet und über eine interne Taktschnittstelle an das lokal synchrone Schaltungsmodul ausgegeben. Die GALS-Schaltung umfasst einen Jitter-Generator (352), der im Signalpfad des externen oder internen Anfragesignals oder des externen oder internen Taktsignals an geeigneter Stelle angeordnet ist und der ausgebildet ist, das jeweilige Signal zu empfangen und mit einer Zufallssignalverzögerung auszugeben.
(EN)The invention relates to a locally synchronous GALS circuit comprising a circuit wrapper and a locally synchronous circuit module connected to the circuit wrapper. The circuit wrapper (350) comprises a request input (REQ_A) for request signals of an external GALS circuit, a data input for data signals (DATA_IN) of the external GALS circuit and a clock input for a periodical clock signal of an external clock generator. The circuit wrapper derives an internal request signal from the external request signal, which displays that validated data signals are received at a data input. The internal request signal is transferred to the locally synchronous circuit via an internal request interface. An internal clock signal (INT_CLK) is derived form the external clock signal and is delivered to the locally synchronous circuit module via the internal clock interface. The GALS circuit comprises a jitter generator (352) arranged in the appropriate location of the external or internal request signal or the external or internal clock signal path and is designed in such a way that a corresponding signal is received and transmitted with a random signal delay.
(FR)La présente invention concerne un circuit GALS (globalement asynchrone, localement synchrone) comprenant un circuit enveloppe et un module de circuit localement synchrone qui est relié au circuit enveloppe. Le circuit enveloppe (350) comprend une entrée d'interrogation destinée à des signaux d'interrogation (REQ_A) d'un circuit GALS externe, une entrée de données destinée à des signaux de données (DATA_IN) d'un circuit GALS externe, et une entrée d'horloge destinée à un signal d'horloge périodique d'un générateur d'horloge externe. Le circuit enveloppe déduit du signal d'interrogation externe, un signal d'interrogation interne qui indique que des signaux de données valides sont reçus à l'entrée de données. Le signal d'interrogation interne est transféré au module de circuit localement synchrone via une interface d'interrogation interne. Un signal d'horloge interne (INT_CLK) est déduit du signal d'horloge externe et fourni au module de circuit localement synchrone, via une interface d'horloge interne. Le circuit GALS comprend un générateur de gigue (52) qui se trouve en un emplacement approprié de la trajectoire du signal d'interrogation externe ou du signal d'interrogation interne, ou du signal d'horloge externe ou du signal d'horloge interne, et est conçu pour recevoir le signal correspondant et le fournir avec un retard de signal aléatoire.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)