WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/013568    International Application No.:    PCT/JP2006/314927
Publication Date: 01.02.2007 International Filing Date: 21.07.2006
G11C 16/06 (2006.01), B41J 2/175 (2006.01)
Applicants: SEIKO EPSON CORPORATION [JP/JP]; 4-1, Nishi-shinjuku 2-chome, Shinjuku-ku, Tokyo 1630811 (JP) (For All Designated States Except US).
ASAUCHI, Noboru [JP/JP]; (JP) (For US Only)
Inventors: ASAUCHI, Noboru; (JP)
Agent: TOKKYO GYOMUHOJIN MEISEI INTERNATIONAL PATENT FIRM; Mitsui-Sumitomo Bank Bldg., 7th floor 18-19, Nishiki 2-chome, Naka-ku Nagoya-shi, Aichi 4600003 (JP)
Priority Data:
2005-213982 25.07.2005 JP
(JA) 半導体記憶装置
Abstract: front page image
(EN)When a requested access is data write into a memory array (100), a semiconductor storage device (10) sets the maximum count value in a carry up unit (111) of an address counter (110) to 128 bits. On the other hand, when the requested access is a data read-out from the memory array (100), the semiconductor storage device (10) sets the maximum count value in the carry up unit (111) of the address counter (110) to 256 bits. This reduces the size of a circuit configuration required for specifying a desired address in an EEPROM array (101) and a mask ROM array (102).
(FR)Dans la présente invention, lorsqu'un accès demandé consiste à écrire des données dans un réseau de mémoire (100), un dispositif de stockage à semi-conducteurs (10) définit la valeur de comptage maximum dans une unité de réalisation (111) d'un compteur d'adresse (110) à 128 bits. D'autre part, lorsque l'accès demandé consiste à lire des données du réseau de mémoire (100), le dispositif de stockage à semi-conducteurs (10) définit la valeur de comptage maximum dans l'unité de réalisation (111) du compteur d'adresse (110) à 256 bits. Ceci réduit la taille d'une configuration de circuit requise pour spécifier une adresse souhaitée dans un réseau EEPROM (101) et un réseau ROM de masque (102).
(JA) 半導体記憶装置10は、要求されるアクセスが、メモリアレイ100に対するデータの書き込みである場合には、アドレスカウンタ110のキャリーアップ部111における最大カウント値を128ビットに設定する。一方、半導体記憶装置10は、要求されるアクセスが、メモリアレイ100に対するデータの読み出しである場合には、アドレスカウンタ110のキャリーアップ部111における最大カウント値を256ビットに設定する。この結果、EEPROMアレイ101およびマスクROMアレイ102における所望のアドレスを指定するために必要な回路構成の小型化が図られる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)