WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007013372) MEMORY CONTROLLER, NONVOLATILE MEMORY, NONVOLATILE MEMORY SYSTEM, AND NONVOLATILE MEMORY ADDRESS MANAGEMENT METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/013372    International Application No.:    PCT/JP2006/314496
Publication Date: 01.02.2007 International Filing Date: 21.07.2006
IPC:
G06F 12/02 (2006.01), G06F 12/00 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
NAKANISHI, Masahiro; (For US Only).
KASAHARA, Tetsushi; (For US Only).
IZUMI, Tomoaki; (For US Only).
MATSUNO, Kiminori; (For US Only).
KUNIMUNE, Daisuke; (For US Only).
TAMURA, Kazuaki; (For US Only).
KONISHI, Yoshiyuki; (For US Only)
Inventors: NAKANISHI, Masahiro; .
KASAHARA, Tetsushi; .
IZUMI, Tomoaki; .
MATSUNO, Kiminori; .
KUNIMUNE, Daisuke; .
TAMURA, Kazuaki; .
KONISHI, Yoshiyuki;
Agent: KAWAMIYA, Osamu; AOYAMA & PARTNERS, IMP Building, 3-7, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
Priority Data:
2005-219958 29.07.2005 JP
2005-331060 16.11.2005 JP
Title (EN) MEMORY CONTROLLER, NONVOLATILE MEMORY, NONVOLATILE MEMORY SYSTEM, AND NONVOLATILE MEMORY ADDRESS MANAGEMENT METHOD
(FR) UNITE DE COMMANDE DE MEMOIRE, MEMOIRE NON VOLATILE, SYSTEME DE MEMOIRE NON VOLATILE, ET PROCEDE DE GESTION D'ADRESSE DE MEMOIRE
(JA) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及び不揮発性メモリのアドレス管理方法
Abstract: front page image
(EN)For address management of a nonvolatile memory, the whole logical address space is divided into logical address ranges (0 to 15), and the physical address space is divided into physical areas (segments (0 to 15)). The logical address ranges are respectively associated with the physical areas (segments) to manage the addresses. The sizes of the logical address ranges are equalized. The size of the physical area (segment (0)) corresponding to the logical address range (0) in which data of high rewrite frequency such as an FAT is expected to be stored is larger than those of the other physical areas, and the logical address ranges and the physical areas are allocated. Alternatively, the sizes of the physical areas are equalized, and the size of the logical address range (0) is set as a smaller one than those of the other logical address ranges. With this, the actual rewrite frequencies of the physical areas (segments) are equal to one another, and consequently the life of the nonvolatile memory can be prolonged.
(FR)L'invention concerne la gestion d'adresse d'une mémoire non volatile, consistant à diviser toute l'adresse logique en sections (0 à 15) d'adresse logique, et à diviser l'adresse physique en zones physiques (segments (0à 15)). Les sections d'adresse logique sont respectivement associées aux zones physiques (segments) pour gérer les adresses. Les dimensions des sections d'adresse logique sont égalisées. La dimension de la zone physique (segment (0)) correspondant à la section (0) d'adresse logique dans laquelle sont stockées des données à fréquence de réécriture élevée, par exemple FAT, est supérieure à celle des autres zones physiques, et les sections d'adresse logique et les zones physiques sont attribuées. En variante, les dimensions des zones physiques sont égalisées, et la dimension de la section (0) d'adresse logique est inférieure à celle des autres sections d'adresse logique. Les fréquences de réécriture réelles des zones physiques (segments) sont égales les unes par rapports aux autres, et la durée de vie utile de la mémoire non volatile peut ainsi être prolongée.
(JA) 不揮発性メモリのアドレス管理において、論理アドレス空間全体を複数の論理アドレス範囲0~15に分割し、物理アドレス空間を複数の物理領域(セグメント0~15)に分割する。各論理アドレス範囲を各物理領域(セグメント)に対応づけて管理する。各論理アドレス範囲のサイズを均等にした上で、FAT等の書き換え頻度の高いデータの格納が予想される論理アドレス範囲0に対応した物理領域(セグメント0)のサイズを他の物理領域のサイズよりも大きなサイズとして論理アドレス範囲及び物理領域を割当てる。または、物理領域のサイズを均等にした上で論理アドレス範囲0のサイズを他の論理アドレス範囲のサイズよりも小さなサイズに設定する。これにより、物理領域(セグメント)間の実際の書き換え頻度の均一化が図れ、不揮発性メモリの超寿命化が図れる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)