Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007011767) INTEGRATED CIRCUIT PACKAGING
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/011767 International Application No.: PCT/US2006/027462
Publication Date: 25.01.2007 International Filing Date: 14.07.2006
IPC:
H01L 23/495 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
48
Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads or terminal arrangements
488
consisting of soldered or bonded constructions
495
Lead-frames
Applicants:
QUALCOMM INCORPORATED [US/US]; 5775 Morehouse Drive San Diego, California 92121, US (AllExceptUS)
SHARMA, Laxminarayan [US/US]; US (UsOnly)
VELEZ, Mario Francisco [US/US]; US (UsOnly)
Inventors:
SHARMA, Laxminarayan; US
VELEZ, Mario Francisco; US
Agent:
OGROD, Gregory D. ; 5775 Morehouse Drive San Diego, California 92121, US
Priority Data:
11/399,01705.04.2006US
60/700,14318.07.2005US
Title (EN) INTEGRATED CIRCUIT PACKAGING
(FR) MISE EN BOITIER DE CIRCUITS INTEGRES
Abstract:
(EN) The disclosure provides integrated circuit packages including a lead frame having multiple I/O pads positioned proximate to the lead frame perimeter around a central ground paddle, an integrated circuit die having electrically conductive die terminals positioned on the central ground paddle, and multiple ground circuit pads positioned on and in electrical connection with the central ground paddle. Electrically conductive I/O circuit pads are arranged about the die between the ground circuit pads and the I/O pads, each I/O circuit pad electrically connected to one of the I/O pads. Electrically conductive bond wires connect one or more of the die terminals to one or more I/O circuit pads or one or more ground circuit pads. In certain embodiments, the disclosure further provides an integrated circuit positioned to engage the integrated circuit die in electrical connection with the die terminals. The disclosure also relates to methods of packaging an integrated circuit to reduce packaging parasitics.
(FR) L'invention concerne des boîtiers de circuits intégrés, qui comprennent un cadre de montage équipé de plusieurs plots d'E-S installés à proximité du périmètre du cadre de montage autour d'une palette centrale mise à la masse, un dé de circuit intégré comportant des bornes de dé électroconductrices disposées sur la palette centrale mise à la masse, et plusieurs plots de circuits mis à la masse disposés sur et raccordés électriquement à la palette centrale mise à la masse. Des plots de circuits d'E-S électroconducteurs sont arrangés autour du dé entre les plots de circuits mis à la masse et les plots d'E-S, chaque plot de circuits d'E-S étant raccordé électriquement à un plot d'E-S. Des fils de connexion électroconducteurs raccordent une ou plusieurs bornes de dé à un ou plusieurs plots de circuits d'E-S ou à un ou plusieurs plots de circuits mis à la masse. Dans certains modes de réalisation, on décrit un circuit intégré installé de façon à établir un contact électrique entre le dé de circuit intégré et les bornes de dé. On décrit en outre des méthodes d'encapsulation d'un circuit intégré pouvant réduire les parasites du boîtier.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
KR1020080026216EP1911092JP2009502045CN101263598IN164/MUMNP/2008