WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007010854) SEMICONDUCTOR DEVICE, MODULE AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/010854    International Application No.:    PCT/JP2006/314062
Publication Date: 25.01.2007 International Filing Date: 14.07.2006
IPC:
H04N 1/028 (2006.01)
Applicants: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP) (For All Designated States Except US).
YAMADA, Nobuyuki [JP/JP]; (JP) (For US Only)
Inventors: YAMADA, Nobuyuki; (JP)
Agent: FUKAMI, Hisao; Fukami Patent Office Nakanoshima Central Tower, 22nd Floor 2-7, Nakanoshima 2-chome Kita-ku, Osaka-shi Osaka 530-0005 (JP)
Priority Data:
2005-213303 22.07.2005 JP
Title (EN) SEMICONDUCTOR DEVICE, MODULE AND ELECTRONIC DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR, AINSI QUE MODULE ET DISPOSITIF ÉLECTRONIQUE L'UTILISANT
(JA) 半導体装置、モジュールおよび電子機器
Abstract: front page image
(EN)A withstand voltage between a potential of a terminal (T2) and a grounding potential (or power supply potential) is improved by increasing a gate width of a MOS transistor included in a switch (SW2). Thus, even when surge is applied to the terminal (T2), other switch (SW1) and the like are protected. Furthermore, since the gate width of the MOS transistor included in the switch (SW2) is increased, the sizes of other switch (SW1) are not required to be increased, and potential fluctuation at a node (N3) can be suppressed when the switch (SW1) is changed from a conduction state to a non-conduction state. Therefore, a semiconductor device wherein an electrostatic withstand voltage is improved without affecting a process performed based on an input potential received from external, a module provided with a plurality of such semiconductor devices, and an electronic device provided with such module can be provided.
(FR)La présente invention permet d'accroître la tension de résistance entre un potentiel de terminal (T2) et un potentiel de masse (ou potentiel d'alimentation) en augmentant la largeur de grille d'un transistor MOS compris dans un commutateur (SW2). De cette façon, même lorsque le terminal (T2) est soumis à une surtension, un commutateur (SW1) et d'autres équipements de même type sont protégés. En outre, l'augmentation de la largeur de grille du transistor MOS compris dans le commutateur (SW2) évite d'avoir à augmenter la taille de l'autre commutateur (SW1) et élimine les fluctuations de potentiel dans un nœud (N3) lorsque le commutateur (SW1) passe d'un état de conduction à un état de non-conduction. Par conséquent, la présente invention concerne : un dispositif à semi-conducteur permettant d'augmenter la tension de résistance électrostatique sans influer sur un processus exécuté en fonction d'un potentiel d'entrée émanant de l'extérieur ; un module équipé d'une pluralité desdits dispositifs à semi-conducteur ; un dispositif électronique équipé dudit module.
(JA) スイッチ(SW2)に含まれるMOSトランジスタのゲート幅を大きくすることにより端子(T2)の電位と接地電位(あるいは電源電位)との間の耐圧が向上する。これにより端子(T2)にサージが印加された場合にも他のスイッチ(SW1)等が保護される。また、スイッチ(SW2)に含まれるMOSトランジスタのゲート幅を大きくすることにより、他のスイッチ(SW1)のサイズを大きくしなくてもよいので、他のスイッチ(SW1)が導通状態から非導通状態に変化したときのノード(N3)での電位の変動を抑えることができる。よって、外部から受ける入力電位に基づいて行なう処理に影響を与えることなく静電耐圧を向上させる半導体装置、そのような半導体装置を複数備えるモジュール、およびそのようなモジュールを備える電子機器を提供することが可能になる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)