Processing

Please wait...

Settings

Settings

1. WO2007010681 - THIN FILM CAPACITOR AND METHOD FOR MANUFACTURING THIN FILM CAPACITOR

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters
明 細書

薄膜キャパシタ及び該薄膜キャパシタの製造方法

技術分野

[0001] 本発明は薄膜キャパシタ及び該薄膜キャパシタの製造方法に関し、より詳しくは集 積回路のデカップリング用などに使用される薄膜キャパシタとその製造方法に関する

背景技術

[0002] 近年、 LSI (大規模集積回路)の処理速度の高速化により、デカップリングキャパシ タが用いられるようになって!/、る。デカップリングキャパシタの高周波追随 ¾能を向上

要求されるため、 LSIの直下にデカップリングキャパシタを配し、ノンプによってデカ ップリングキャパシタと LSIを接続することが行われている。

[0003] このようなデカップリング用に用いられる薄膜キャパシタとして、例えば特許文献 1に は、図 7に示すように、金属酸化物からなる誘電体層(誘電体薄膜) 103 (103a、 103 b)を有するキャパシタ部 110と、ポリイミド等の榭脂材力もなる保護絶縁層 106との間 に、非導電性無機質材料からなるバリア層 105を設けた薄膜キャパシタが提案されて いる。

[0004] この薄膜キャパシタは、具体的には、 Si等で形成された基板 101上に下部導体 10 2、誘電体層 103 (103a、 103b)、上部導体 104 (104a、 104b)が順次形成されると 共に、下部導体 102及び上部導体 104にはそれぞれ導体パッド 107a、 107bが電 気的に接続され、さらに、導体パッド 107a、 107b上にはバンプ 108a、 108bが形成 され、キャパシタ部 110はこれらバンプ 108a、 108bを介して LSIゃ榭脂多層基板等 の実装基板と電気的に接続される。

[0005] そして、この特許文献 1の薄膜キャパシタでは、上記保護絶縁層 106によってバン プ 108a、 108bからの機械的応力が緩和されると共に、キャパシタ部 110と保護絶縁 層 106との間にノリア層 105を設けることにより、保護絶縁層 106が誘電体層 103に 悪影響を及ぼすのを防止している。すなわち、保護絶縁層 106を構成する榭脂材の

硬化時には、脱水縮合反応が生じて H 2 Oが放出されるが、この H 2 Oは更に分解して 水素イオン (H+)を生成するため、該水素イオンが誘電体層 103に悪影響を及ぼす おそれがある。

[0006] そこで、特許文献 1では、キャパシタ部 110と保護絶縁層 106との間にノリア層 105 を設け、これにより保護絶縁層 106を形成する榭脂材が誘電体層 103に悪影響を及 ぼすのを防止している。

[0007] 特許文献 1:特開 2004— 214589号公報

発明の開示

発明が解決しょうとする課題

[0008] しかしながら、特許文献 1では、バンプ 108a、 108bからの機械的応力を緩和する ために保護絶縁層 106を設けているため、バンプ 108a、 108bに対し矢印 Xで示す 水平方向の応力に関しては緩衝材として一定の効果があると考えられるが、矢印 yで 示す鉛直方向に関しては応力緩和効果は必ずしも十分ではな、。

[0009] バンプ 108a、 108bに対する鉛直方向の応力を説明すると以下のようになる。

[0010] 薄膜キャパシタは、榭脂多層基板に実装されることが比較的多いが、薄膜キャパシ タに通常使用される Si基板の線膨張係数は 2〜3ppmZ°Cであるのに対し、榭脂多 層基板の線膨張係数は数十 ppmZ°C程度であり、したがって榭脂多層基板の線膨 張係数は Si基板の線膨張係数に比べてカゝなり大きい。このため榭脂多層基板に薄 膜キャパシタを実装した場合に温度変化が生じると、両者の線膨張係数の相違によ つていずれか一方の基板に反りが生じる。

[0011] Si基板と榭脂多層基板のうちのいずれの基板が反るかは基板の厚みやヤング率に よっても異なるが、はんだバンプを用いて実装し、その後、冷却する場合、例えば、 Si 基板が榭脂多層基板に比べて変形しやす、場合は、榭脂多層基板の収縮率が Si 基板の収縮率に比べて大き、ため、薄膜キャパシタはバンプの形成されて、な、側 の面が凸状となるように変形する。このような変形が生じると、中央付近に形成されて いるバンプに大きな引張応力が生じる。一方、榭脂多層基板が Si基板に比べて変形 しゃす、場合には、榭脂多層基板は薄膜キャパシタが実装されて、な、側の面が凹 状となるように変形するため、外側のバンプに大きな引張応力が生じる。

[0012] そして、図 7において、バンプ 108bに矢印 yで示す鉛直方向への引張応力が発生 すると、バンプ 108bと導体パッド 107bとの界面及び導体パッド 107bと上部導体 10 4bとの界面の接合強度が相対的に強、ため、上部導体 104bも矢印 y方向に引っ張 られる。一方、上部導体 104bは金属材料で形成されているのに対し、誘電体層 103 bは金属酸化物で形成されており、したがって上部導体 104bと誘電体層と 103bとは 材質が異なることからその界面の接合強度は相対的に弱ぐ引張応力は誘電体層 1 03bには伝わり難い。このため引張応力は上部導体 104bに集中し、その結果上部 導体 104bが破断したり、あるいは上部導体 104bと誘電体層 103bとの界面に剥離 が生じてキャパシタとしての機能が著しく損なわれるおそれがある。また、上記界面に 剥離が生じないまでも、引張応力が界面に集中した状態ではキャパシタとしての信頼 性低下を招く。

[0013] また、薄膜キャパシタをセラミック基板上に実装した場合でも、セラミック基板の線膨 張係数は榭脂多層基板の線膨張係数に比べて小さいがヤング率が大きいため、バ ンプに大きな引張応力が発生し、上述と同様の問題が生じる。

[0014] さらに、薄膜キャパシタ用の基板として Si基板に代えて、サファイア基板 (線膨張係 数:約 8ppmZ°C)や石英ガラス基板 (線膨張係数:約 0. 5ppm/°C)等を使用した 場合にも、榭脂多層基板やセラミック基板等の実装基板とは線膨張係数に差がある ため、上述と同様の問題が生じる。

[0015] そして、このような引張応力の原因となる基板の反りは、バンプ材料としてリフロー温 度の高い無鉛はんだを用いた場合に、特に顕著となる。し力も、近年は環境への影 響性に配慮して無鉛はんだの使用が増加していることから、このような基板の反りを 抑制するのは今日の喫緊の課題である。

[0016] 本発明はこのような事情に鑑みなされたものであって、バンプに鉛直方向の応力が 作用しても該応力が導体に集中しないようにした薄膜キャパシタ、及びその製造方法 を提供することを目的とする。

課題を解決するための手段

[0017] 上記目的を達成するために本発明に係る薄膜キャパシタは、第 1の導体層と第 2の 導体層とが誘電体薄膜を介して対向状に形成されたキャパシタ部が、基板上に形成

されると共に、前記第 1の導体層及び前記第 2の導体層のうちのいずれか一方の導 体層と電気的に接続され、前記一方以外の他方の導体層と電気的に絶縁された第 1 の導体パッドと、前記一方の導体層と電気的に絶縁され、前記他方の導体層と電気 的に接続された第 2の導体パッドと、前記第 1の導体パッド及び第 2の導体パッド上に それぞれに形成された第 1及び第 2のバンプとを備え、前記第 1及び第 2の導体パッ ドが前記基板に接合されて、ることを特徴として、る。

[0018] また、本発明の薄膜キャパシタは、前記誘電体薄膜は、平坦な面上に形成されて 、ることを特徴として、る。

[0019] また、本発明の薄膜キャパシタは、前記第 1及び第 2の導体層と、前記第 1及び第 2 の導体パッドとは異なる材料で形成されて、ることを特徴として、る。

[0020] さらに、本発明の薄膜キャパシタは、前記基板と前記キャパシタ部との間に密着層 が介在され、前記第 1及び第 2の導体パッドは前記密着層を貫いて前記基板に接合 されて、ることを特徴として!/、る。

[0021] また、本発明の薄膜キャパシタは、前記第 1及び第 2のバンプは、前記キャパシタ部 の上方を避けるように前記第 1及び第 2の導体パッド上に形成されていることを特徴と している。

[0022] また、本発明に係る薄膜キャパシタの製造方法は、第 1の導体層及び第 2の導電膜 とが誘電体薄膜を介して対向状を形成されたキャパシタ部を作製するキャパシタ部 作製工程と、前記キャパシタ部を貫通する第 1及び第 2の貫通孔をそれぞれ形成して 前記基板の一部を表面露出させる貫通孔形成工程と、前記第 1の導体層と電気的に 接続し、前記第 2の導体層と電気的に絶縁し、かつ前記第 1及び第 2の貫通孔のうち のいずれか一方の貫通孔を充填して前記基板と接合するように第 1の導体パッドを 形成する第 1の導体パッド形成工程と、前記第 2の導体層と電気的に接続し、前記第 1の導体層と電気的に絶縁し、かつ前記第 1及び第 2の貫通孔のうちの前記一方以 外の他方の貫通孔を充填して前記基板と接合するように第 2の導体パッドを形成する 第 2の導体パッド形成工程と、前記第 1及び第 2の導体パッド上に、第 1及び第 2のバ ンプをそれぞれ形成するバンプ形成工程とを含むことを特徴としている。

発明の効果

[0023] 本発明の薄膜キャパシタによれば、第 1及び第 2の導体パッドが基板に接合されて いるので、バンプに鉛直方向に引張応力が生じた場合でも、この引張応力が第 1の 導体層や第 2の導体層に集中することはなぐしたがって第 1の導体層や第 2の導体 層が破断することもなぐこれら導体層と誘電体薄膜との界面が剥離することもない。

[0024] また、前記誘電体薄膜が、平坦な面上に形成されて!、るので、誘電体薄膜が段差 上に形成されることもなぐしたがって欠陥も生じ難ぐ信頼性の優れた薄膜キャパシ タを得ることがでさる。

[0025] また、前記第 1及び第 2の導体層と、前記第 1及び第 2の導体パッドとは異なる材料 で形成されているので、それぞれに要求される品質'特性に応じた最適な材料を選 択することができる。すなわち、導体層は、誘電体薄膜の結晶性を高めるために熱処 理が行われるため、該熱処理によって導体層が酸化されるのを防止する必要があり、 このため Pt等の貴金属材料を使用するのが好ましい。一方、導体パッドに貴金属材 料を使用すると、コストの高騰ィ匕を招くおそれがあることから、性能に影響を与えない 範囲で卑金属材料を使用するのが好ましい。したがって、導体層と導体パッドを異な る材料で構成することにより、それぞれに最適な材料を選択することができる。

[0026] さらに、前記基板と前記キャパシタ部との間に密着層が介在され、前記第 1及び第 2の導体パッドは前記密着層を貫、て前記基板に接合されて、るので、基板とキャパ シタ部の接合強度が向上すると共に、第 1及び第 2の導体パッドに作用する引張応 力がキャパシタ部や密着層に影響を及ぼすこともなぐキャパシタ部や密着層が損傷 するのを回避することができる。

[0027] また、前記第 1及び第 2のバンプは、前記キャパシタ部の上方を避けるように前記第 1及び第 2の導体パッド上に形成されているので、第 1及び第 2のバンプに鉛直方向 の引張応力が生じても、該引張応力がキャパシタ部に直接負荷されることはなぐキ ャパシタ部が損傷するのを効果的に防止することができる。

[0028] 上記薄膜キャパシタの製造方法によれば、第 1の導体層及び第 2の導電膜とが誘 電体薄膜を介して対向状を形成されたキャパシタ部を作製するキャパシタ部作製ェ 程と、前記キャパシタ部を貫通する第 1及び第 2の貫通孔をそれぞれ形成して前記基 板の一部を表面露出させる貫通孔形成工程と、前記第 1の導体層と電気的に接続し 、前記第 2の導体層と電気的に絶縁し、かつ前記第 1及び第 2の貫通孔のうちのいず れか一方の貫通孔を充填して前記基板と接合するように第 1の導体パッドを形成する 第 1の導体パッド形成工程と、前記第 2の導体層と電気的に接続し、前記第 1の導体 層と電気的に絶縁し、かつ前記第 1及び第 2の貫通孔のうちの前記一方以外の他方 の貫通孔を充填して前記基板と接合するように第 2の導体パッドを形成する第 2の導 体パッド形成工程と、前記第 1及び第 2の導体パッド上に、第 1及び第 2のバンプをそ れぞれ形成するバンプ形成工程とを含むので、上述した薄膜キャパシタを容易に製 造することができ、したがってバンプに鉛直方向に引張応力が生じた場合でも、この 引張応力が第 1の導体層や第 2の導体層に集中することはなぐ第 1の導体層や第 2 の導体層が破断したり、これら導体層と誘電体薄膜との界面が剥離することのない薄 膜キャパシタを得ることができる。

図面の簡単な説明

[0029] [図 1]本発明に係る薄膜キャパシタの一実施の形態を示す平面図である。

[図 2]図 2の A— A要部断面図である。

[図 3]上記薄膜キャパシタの製造工程を示す断面図(1Z3)である。

[図 4]上記薄膜キャパシタの製造工程を示す断面図(2Z3)である。

[図 5]上記薄膜キャパシタの製造工程を示す断面図(3Z3)である。

[図 6]比較例の薄膜キャパシタを示す断面図である。

[図 7]従来の薄膜キャパシタを示す断面図である。

符号の説明

[0030] 10 基板

21 密着層

22 第 1の導体層

23 誘電体薄膜

24 第 2の導体層

41 第 1の導体パッド

42 第 2の導体パッド

51 第 1のバンプ

52 第 2のバンプ

発明を実施するための最良の形態

[0031] 次に、本発明の実施の形態を添付図面を参照しながら詳説する。

[0032] 図 1は本発明に係る薄膜キャパシタの一実施の形態を示す平面図であり、図 2は図

1の A— A断面図である。

[0033] 図 1及び図 2において、この薄膜キャパシタは、 S もなる平坦状の基板 10上に密 着層 21が形成され、該密着層 21上には、貴金属材料としての Ptからなる第 1の導体 層 22、チタン酸ストロンチウムノリウム(以下、「BST」という。)からなる誘電体薄膜 23 、及び Ptからなる第 2の導体層 24が順次形成されている。すなわち、第 1の導体層 2 2と第 2の導体層 24とが誘電体薄膜 23を介して対向状に形成されており、これら第 1 の導体層 22、誘電体薄膜 23、及び第 2の導体層 24でキャパシタ部 70が形成されて いる。

[0034] また、基板 10上の密着層 21及び第 1の導体層 22はいずれも平坦状に形成されて おり、したがって誘電体薄膜 23は平坦な面上に形成されることとなり、これにより信頼 性を確保している。すなわち、誘電体薄膜 23が段差上に形成されると、段差部分で 欠陥が生じ、電気的な短絡や漏れ電流が発生して信頼性低下を招くおそれがある。 そこで、本実施の形態では誘電体薄膜 23を平坦な面上に形成し、これにより薄膜キ ャパシタとしての信頼性を確保して、る。

[0035] また、基板 10上には Niや Cu等の卑金属材料を主成分とした第 1の導体パッド 41 及び第 2の導体パッド 42が接合形成されている。具体的には、第 1の導体パッド 41 は、第 1の導体層 22と電気的に接続され、かつ第 1及び第 2のバリア層 31、 32を介し て第 2の導体層 24と電気的に絶縁されるように形成されている。また、第 2の導体パ ッド 42は、第 2の導体層 24と電気的に接続され、かつ第 1及び第 2のノリア層 31、 32 を介して第 1の導体層 41と電気的に絶縁されるように形成されている。すなわち、第 1のノリア層 31は結晶質の金属酸ィ匕物で形成され、第 2のノリア層 32は非導電性の 無機質材料で形成され、これら第 1及び第 2のノリア層 31、 32とで第 1の導電層 22と 第 2の導体パッド 42とが電気的に絶縁され、第 2の導体層 24と第 1の導体パッド 41と が電気的に絶縁されている。

[0036] しかも、第 1及び第 2のバンプ 51、 52はキャパシタ部 70の上方に形成されるのを避 けるように形成されており、これにより、第 1及び第 2のバンプ 51、 52に鉛直方向の引 張応力が生じても引張応力が直接的に第 2の導体層 24に負荷されることはなぐキヤ パシタ部 70が損傷するのを回避するのが可能となる。

[0037] また、前記第 1及び第 2の導体パッド 41、 42上には無鉛はんだを主成分とする第 1 及び第 2のバンプ 51、 52が、前記キャパシタ部 70の上方を避けるように形成されて いる。

[0038] さらに、第 2のノリア層 32の表面には榭脂材力もなる第 1の保護層 33が形成され、 さらに最外層には第 1の保護層 33又は第 1及び第 2の導体パッド 41、 42と密着する ように榭脂材からなる第 2の保護層 34が形成されて、る。

[0039] 尚、第 1及び第 2のバリア層 31、 32は、第 1及び第 2の保護層 33、 34とキャパシタ 部 70との間のノリア機能を有している。

[0040] このように上記実施の形態では、第 1及び第 2の導体パッド 41、 42が基板 10に接 合されているので、第 1及び第 2のバンプ 51、 52に鉛直方向に引張応力が生じた場 合でも、この引張応力が第 1又は第 2の導体層 22、 24に集中することはなぐしたが つて第 1及び第 2の導体層 22、 24が破断したり、該導体層 22、 24と誘電体薄膜 23と が界面で剥離するのを回避することができる。

[0041] しかも、第 1及び第 2のバンプ 51、 52はキャパシタ部 70の上方に形成されるのを避 けるように形成されているので、第 1及び第 2のバンプ 51、 52に鉛直方向の引張応 力が生じても引張応力が直接的に第 2の導体層 24に負荷されることはなぐしたがつ てこれによってもキャパシタ部 70が損傷するのを回避することができる。

[0042] また、上記実施の形態では、基板 10とキャパシタ部 70との間に密着層 21が介在さ れ、第 1及び第 2の導体パッド 41、 42は密着層 21を貫いて基板 10に接合されている ので、基板 10とキャパシタ部 70との接合強度が向上すると共に、第 1及び第 2の導 体パッド 41、 42に作用する弓 I張応力がキャパシタ部 70や密着層 21に影響を及ぼす こともなく、したがってキャパシタ部 70や密着層 21が損傷することもない。

[0043] 尚、上記実施の形態では、第 1及び第 2の導体層 22、 24を Ptで形成し、第 1及び 第 2の導体パッド 41、 42は Niや Cuを主成分とした卑金属材料で形成している力こ れは両者の要求される品質 '特性が異なることから、最適材料を選択したものである。 すなわち、導体層は、誘電体薄膜の結晶性を高めるために熱処理が行われるが、該 熱処理によって導体層が酸ィ匕されるのを防止する必要があり、このため Pt等の貴金 属材料を使用するのが好ましい。一方、導体パッドに貴金属材料を使用すると、コス トの高騰ィ匕を招くおそれがあることから、性能に影響を与えない範囲で卑金属材料を 使用するのが好ましい。したがって、本実施の形態のように、導体層と導体パッドを異 なる材料で構成することにより、それぞれに最適な材料を選択することができる。

[0044] 次に、上記薄膜キャパシタの製造方法について、図 3〜図 5を参照しながら説明す る。

[0045] まず、表面に厚さ 0. 7 μ mの熱酸化膜 (SiO 2膜、図示を省略)が形成された Si単結 晶からなる平坦状の基板 10を用意する。

[0046] そして、 Ba、 Sr、 Tiの有機化合物を含有する BSTの MOD (有機金属分解)原料溶 液を基板 10上に塗布して乾燥させ、酸素中、例えば 625°Cの温度で熱処理を行い、 図 3 (a)に示すように、膜厚 50nmの密着層 21を形成する。次に、スパッタリング法に より密着層 21上に膜厚 200nmの Ptからなる第 1の導体層 22を形成する。さらに上 述した MOD原料溶液を第 1の導体層 22上に塗布、乾燥させ、酸素中、例えば 625 °Cで 30分間の熱処理を行い、膜厚 lOOnmの誘電体薄膜 23を形成する。そしてこの 後、上述したスパッタリング法を使用し、誘電体薄膜 23上に膜厚 200nmの Ptからな る第 2の導体層 24を形成する。

[0047] 尚、誘電体薄膜 23は、基板 10上の略全面に形成された第 1の導体層 22上に形成 されるので、実質的に段差のない平坦面上に形成されることになる。すなわち、 MO D法を使用して誘電体薄膜 23を形成する場合、段差部分の被覆性が必ずしも良好 ではなぐこのため段差部分で欠陥が生じ、電気的短絡や漏れ電流が発生し易い。 したがって、本実施の形態では、誘電体薄膜 23は平坦面上に形成している。

[0048] 次に、第 2の導体層 24上にフォトレジストを塗布し、露光'現像を行って所定のレジ ストパターンを形成し、ドライエッチングにより、図 3 (b)に示すように、第 2の導体層 2 4の一部を除去する。

[0049] 次に、上述した MOD原料溶液を塗布、乾燥させ、酸素中、例えば 625°Cで 30分

間の熱処理を行い、図 3 (c)に示すように、膜厚 200nmの BSTからなる第 1のバリア 層 31を形成する。そしてこの後、例えば 825°Cの温度で 30分間の熱処理を行い、誘 電体薄膜 23の結晶性を向上させる。

[0050] 次に、第 1のノリア層 31上にフォトレジストを塗布し、露光'現像を行って所定のレ ジストパターンを形成し、図 3 (d)に示すように、第 1のバリア層 31と誘電体薄膜 23と 力 所定形状にパターユングされるようにウエットエッチングを行う。そしてこれにより 第 1のノリア層 31の一部に孔 63を形成し、第 2の導体層 24の一部を表面に露出さ せる。

[0051] 次に、第 1の導体層 22及び第 1のノリア層 31上にフォトレジストを塗布し、露光 '現 像を行って所定のレジストパターンを形成し、ドライエッチングを行って図 4 (e)に示 すように、基板 10上の密着層 21及び第 1の導体層 22の外周部分を除去すると共に 、第 1及び第 2の貫通孔 61、 62を形成し、基板 10の一部を表面に露出させる。

[0052] 次に、スパッタリング法によって膜厚 1 μ mの窒化ケィ素を成膜し、フォトレジストを 塗布し、露光'現像を行って所定のレジストパターンを形成し、ドライエッチングによつ て窒化ケィ素膜の一部を除去し、図 4 (f)に示すように第 2のノリア層 32を形成する。 この第 2のノリア層 32は、第 1の貫通孔 61の内部においては第 1の導体層 22を完全 に覆うことがな、ように内壁の一部のみを覆、、第 2の貫通孔 62の内部にぉヽては 第 1の導体層 22を完全に覆うように内壁の略全面を覆っている。

[0053] 次に、感光性のベンゾシクロブテン (BCB)ワニスを塗布し、露光 ·現像した後に硬 化処理を行って、図 4 (g)に示すように BCB榭脂からなる第 1の保護層 33を形成する

[0054] 次に、 Ti膜、 Cu膜を順次成膜し、図 4 (h)に示すように、第 1及び第 2の導体パッド 41、 42を形成する。すなわち、この第 1及び第 2の導体パッド 41、 42は二層構造か らなり、 Ti膜、 Cu膜のそれぞれの膜厚は、例えば、 100nm、 500nmに形成される。 尚、この Ti膜、 Cu膜は、例えばスパッタリング法で全面に成膜して力エッチング処 理を施すことにより、形成することができる。

[0055] 次に、第 1の保護層 33と同様の作製手順で、図 5 (i)に示すように、 BCB榭脂から なる第 2の保護層 34を形成する。尚、第 1の保護層 33を形成せずに第 2の保護層 34 のみを形成するようにしてもょ、。

[0056] 次に、第 1及び第 2の導体パッド 41、 42の露出部分に、無電解めつきを施し、図 5 (j )に示すように、第 1及び第 2のバンプ 51、 52を形成し、これにより上記薄膜キャパシ タが製造される。すなわち、まず、はんだとの接合性を高めるために無電解めつきを 行って膜厚 2000nmの Ni皮膜及び膜厚 lOOnmの Au皮膜を形成した後(不図示)、 Sn—Ag— Cu系の無鉛はんだを使用して印刷法により、第 1及び第 2のバンプ 51、 5 2を形成する。

[0057] このように上記製造方法によれば、上述した薄膜キャパシタを容易に製造すること ができ、したがって第 1及び第 2のバンプ 51、 52に鉛直方向に引張応力が生じた場 合でも、この引張応力が第 1の導体層 22や第 2の導体層 24に集中することはなぐ 第 1の導体層 22や第 2の導体層 24が破断したり、これら導体層 22、 24と誘電体薄膜 23との界面が剥離することのない薄膜キャパシタを得ることができる。

[0058] 尚、本発明は上記実施の形態に限定されるものではなぐ要旨を逸脱しない範囲 で種々の変更をカ卩えることが可能である。

[0059] 例えば、基板としては Si基板の他にサファイア基板や石英ガラス基板などを用いる ことができる。また、上記実施の形態では、密着層材料として誘電体薄膜材料と同一 材料を使用したが、必ずしも誘電体薄膜と同一の材料を使用する必要はなぐ例え ば Tiや Cr、 TiO 2などを用いることもできる。また、誘電体薄膜材料としては BSTの他

、 BaTiO 3、 SrTiO 3、 Pb (Zr, Ti) 03などの高誘電率の複合酸化物を好適に使用す ることがでさる。

[0060] また、上記実施の形態では、一つの基板上に一つの薄膜キャパシタを作製してい るが、一つの基板上に複数の薄膜キャパシタを作製し、ダイシングソ一で基板を切断 し、これにより複数の薄膜キャパシタを取得するようにしてもよい。尚、この場合は、一 つの基板上に複数組のキャパシタ部、複数組の第 1及び第 2の導体パッド、複数組 の第 1及び第 2のバンプが形成されることになる。

[0061] また、上記実施の形態で示した各薄膜の膜厚は単なる例示であって、小型軽量ィ匕 を維持でき、デカップリング用の薄膜キャパシタとしての機能を損なわない範囲で任 意に設定できるのは、うまでもな、。

[0062] 同様に、上記実施の形態で示した温度条件等の製造条件も単なる例示に過ぎず、 適宜最適値を選択することができる。

[0063] また、薄膜形成方法についても上述したスパッタリング法や MOD法等に限定され るものでないのはいうまでもなぐ必要に応じて真空蒸着法や MOCVD (有機金属化 学気相成長)法等、他の薄膜形成法を適宜使!ヽ分けて製造するのも好ま Uヽ。

実施例

[0064] 〔発明を実施するための最良の形態〕の項で述べた方法に基づき、本発明実施例 の薄膜キャパシタを 10個作製した。

[0065] 尚、各薄膜の膜厚は、上記〔発明を実施するための最良の形態〕の項で例示した厚 みとし、また熱処理の温度及び処理時間も、上記〔発明を実施するための最良の形 態〕の項で例示した条件とした。

[0066] また、比較例として上記本発明実施例と同様の方法 ·手順で図 6に示す構造を有す る薄膜キャパシタを 10個作製した。

[0067] すなわち、比較例の薄膜キャパシタは、第 1の導体パッド 41が、第 1の導電層 22の 上面と接合するように形成されると共に、第 2の導体パッド 42が、第 1の導体層 21の 上面と接合するように形成され、第 1及び第 2の導体パッド 41、 42はいずれも基板 10 に接合されていない。また、第 1及び第 2の導体パッド 41、 42上には第 1及び第 2の バンプ 51、 52が形成されている。

[0068] これら実施例及び比較例の薄膜キャパシタについて、 Cuからなる配線が表面に形 成された厚さが 1. 27mmのガラス—エポキシ基板 (線膨張係数:約 40ppmZ°C)上 に実装した。

[0069] そして、実装後、導通不良のバンプが存在する力否かを調べたところ、比較例では 10個中 1個の試料で導通不良が発生したのに対し、実施例では導通不良が生じた 試料は皆無であった。

[0070] 次に、これらの各試料を 55°C〜 + 125°Cの温度範囲で 500サイクルの熱サイク ル試験を行った。そして、この熱サイクル試験後、導通テストを行い、さら〖こ LCRメー タを用いて 0. 5V、 1kHzの条件下、熱サイクル前後の静電容量を測定した。

[0071] その結果、比較例は、 10個中 8個の試料で導通不良が発生した。また、導通不良 の発生したこれら 8個の各試料にっ、て、導通不良の生じて!/ヽな、バンプを使用して 静電容量を測定したところ、 8個中 6個で電気的に短絡していることが分力つた。 これに対し、実施例は、導通不良は発生せず、また熱サイクル試験前後の静電容 量の変化率は、熱サイクル試験前の静電容量を基準として ± 2%以内であることが確 pilj( れ/こ。