Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007009126) OVERSAMPLING ANALOG-TO-DIGITAL CONVERTER AND METHOD WITH REDUCED CHOPPING RESIDUE NOISE
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/009126 International Application No.: PCT/US2006/027812
Publication Date: 18.01.2007 International Filing Date: 13.07.2006
IPC:
H03M 3/00 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
3
Conversion of analogue values to or from differential modulation
Applicants:
TEXAS INSTRUMENTS INCORPORATED [US/US]; P.o. Box 655474, Mail Station 3999 Dallas, TX 75265-5474, US (AllExceptUS)
CHUANG, Shang-Yuan [US/US]; US (UsOnly)
Inventors:
CHUANG, Shang-Yuan; US
Agent:
FRANZ, Warren, L.; Texas Instruments Incorporated Deputy General Patent Counsel P.O. Box 655474, M/S 3999 Dallas, TX 75265-5474, US
Priority Data:
11/435,59717.05.2006US
60/698,71413.07.2005US
Title (EN) OVERSAMPLING ANALOG-TO-DIGITAL CONVERTER AND METHOD WITH REDUCED CHOPPING RESIDUE NOISE
(FR) CONVERTISSEUR ANALOGIQUE-NUMERIQUE DE SURECHANTILLONNAGE ET PROCEDE A BRUIT RESIDUEL DE DECOUPAGE REDUIT
Abstract:
(EN) A delta-sigma modulator (29) includes a chopper-stabilized integrator (36), a quantizer having an input coupled to an output of the integrator, an input signal acquiring circuit controlled by a switched reference feedback circuit (39) and having an output coupled to the input of the integrator, and a frequency-shaped pseudo-random chopper clock signal generator circuit including a pseudo-random sequence generator (1A) and producing a frequency-shaped pseudo-random clock signal. Resetting circuitry is coupled to reset inputs of the pseudorandom sequence generator (1A) to reset it in synchronization with the digital output of the chopper-stabilized delta-sigma modulator to prevent noise caused by wrap around operation of the pseudorandom sequence generator. A logic circuit produces chopper clock signals in response to the frequency-shaped pseudo-random clock signal and applies them to various input switches and output switches of the integrator.
(FR) Cette invention concerne un modulateur delta-sigma (29) comprenant un intégrateur stabilisé par découpeur (36), un quantificateur comportant une entrée couplée à une sortie de l'intégrateur, un circuit d'acquisition de signaux d'entrée commandé par un circuit de rétroaction de référence commuté (39) et comportant une sortie couplée à l'entrée de l'intégrateur, ainsi qu'un circuit générateur de signaux d'horloge de découpeur pseudo-aléatoires formé en fréquence comprenant un générateur de séquences pseudo-aléatoires (1A) et produisant un signal d'horloge pseudo-aléatoire formé en fréquence. Un circuit de réinitialisation est couplé à des entrées de réinitialisation du générateur de séquences pseudo-aléatoires (1A) de façon que ce dernier soit réinitialisé en synchronisation avec la sortie numérique du modulateur delta-sigma stabilisé par découpeur afin que le bruit provoqué par l'opération de bouclage du générateur de séquences pseudo-aléatoires soit évité. Un circuit logique produit des signaux d'horloge de découpeur en réponse au signal d'horloge pseudo-aléatoire formé en fréquence et les applique à divers commutateurs d'entrée et commutateurs de sortie de l'intégrateur.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
KR1020080033982EP1908170JP2009502057CN101263657