WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007008596) AUTOMATIC INPUT ERROR RECOVERY CIRCUIT AND METHOD FOR RECURSIVE DIGITAL FILTERS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/008596    International Application No.:    PCT/US2006/026345
Publication Date: 18.01.2007 International Filing Date: 07.07.2006
IPC:
H03M 1/10 (2006.01)
Applicants: TEXAS INSTRUMENTS INCORPORATED [US/US]; P.O. BOX 655474, Mail Station 3999, Dallas, TX 75265-5474 (US) (For All Designated States Except US).
KUYEL, Turker [TR/US]; (US) (For US Only)
Inventors: KUYEL, Turker; (US)
Agent: FRANZ, Warren, L.; TEXAS INSTRUMENTS INCORPORATED, P.O. BOX 655474, M/s 3999, Dallas, TX 75265-5474 (US)
Priority Data:
60/697,428 07.07.2005 US
11/389,943 27.03.2006 US
Title (EN) AUTOMATIC INPUT ERROR RECOVERY CIRCUIT AND METHOD FOR RECURSIVE DIGITAL FILTERS
(FR) CIRCUIT ET PROCEDE DE CORRECTION D'ERREUR D'ENTREE AUTOMATIQUE POUR FILTRES NUMERIQUES RECURSIFS
Abstract: front page image
(EN)Recursive digital filter (3) circuitry which avoids persistent unstable conditions therein provides a serial clock signal, a synchronization signal, and a serial data input to corresponding inputs of a three- wire serial interface circuit (2) to produce a serial clock output signal, a synchronization output signal, and a parallel data output signal which are applied to corresponding inputs of a recursive digital filter. The serial clock signal and the synchronization signal are input to an auto-reset circuit (6) which detects a fault associated with the synchronization signal or the serial clock signal and produces a reset signal in res onse to detection of the fault for resettin the recursive digital filter.
(FR)L'invention concerne un circuit de filtrage numérique récursif (3) permettant d'éviter des conditions instables persistantes dans ce circuit. Ledit circuit fournit un signal d'horloge en série, un signal de synchronisation et une entrée de données en série à des entrées correspondantes d'un circuit d'interface série à trois fils (2) pour produire un signal de sortie d'horloge en série, un signal de sortie de synchronisation et un signal de sortie de données en parallèle qui sont appliqués à des entrées correspondantes d'un filtre numérique récursif. Le signal d'horloge en série et le signal de synchronisation sont fournis à un circuit à réinitialisation automatique (6) qui détecte une anomalie associée au signal de synchronisation ou au signal d'horloge en série et qui produit un signal de réinitialisation en réponse à la détection de l'anomalie pour réinitialiser le filtre numérique récursif.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)