WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/007670    International Application No.:    PCT/JP2006/313575
Publication Date: 18.01.2007 International Filing Date: 07.07.2006
H01L 27/04 (2006.01), H01L 21/822 (2006.01), H01L 29/12 (2006.01), H01L 29/78 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
KITABATAKE, Makoto; (For US Only)
Inventors: KITABATAKE, Makoto;
Agent: SUMIDA, Yoshihiro; Arco Patent Office 3rd Fl., Bo-eki Bldg. 123-1, Higashimachi, Chuo-ku Kobe-shi, Hyogo 6500031 (JP)
Priority Data:
2005-200517 08.07.2005 JP
(JA) 半導体装置および電気機器
Abstract: front page image
(EN)There are provided a semiconductor device and an electric device capable of performing high-speed switching operation and reducing energy loss and having an excellent current concentration resistance based on counter electromotive force by an inductance load of the electric device. The semiconductor device (100) includes a semiconductor layer (3) formed by a wide band gap semiconductor of the first conductive type, a transistor cell (101T) having a longitudinal type field effect transistor (102) for moving charge carriers in the thickness direction of the semiconductor layer (3), and a diode cell (101S) having the semiconductor layer (3) where a shot key diode (103) is formed by connecting a shot key electrode (9) to a shot key. On the semiconductor layer (3), a plurality of rectangular sub areas (101T, 101S) are partitioned according to a virtual boundary line (30) when viewed from above and the semiconductor layer (3) has a sub area (101T) as a transistor cell and a sub area (101S) as a diode cell.
(FR)La présente invention concerne un dispositif semi-conducteur et un dispositif électrique capables d’effectuer des opérations de commutation à grande vitesse en réduisant la perte d’énergie et présentant une excellente résistance à la concentration du courant sur la base de la force contre-électromotrice par une charge d’inductance du dispositif électrique. Le dispositif semi-conducteur (100) comprend une couche semi-conductrice (3) composée d’un semi-conducteur à bande interdite large du premier type conducteur, une cellule de transistor (101T) comportant un transistor à effet de champ de type longitudinal (102) servant à déplacer des porteurs de charge dans la direction de l’épaisseur de la couche semi-conductrice (3), et une cellule de diode (101S) comportant la couche semi-conductrice (3) où une diode Schottky (103) est formée en connectant une électrode de type Schottky (9) à un contact Schottky. Sur la couche semi-conductrice (3), une pluralité de sous-zones rectangulaires (101T, 101S) sont partitionnées selon une ligne de séparation virtuelle (30) lorsqu’elle est vue de dessus et la couche semi-conductrice (3) comporte une sous-zone (101T) servant de cellule de transistor et une sous-zone (101S) servant de cellule de diode.
(JA) 高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れた半導体装置および電気機器を提供する。本発明の半導体装置(100)は、第1導電型のワイドバンドギャップ半導体からなる半導体層(3)と、半導体層(3)の厚み方向に電荷キャリアを移動させる縦型の電界効果トランジスタ102が形成されたトランジスタセル(101T)と、半導体層(3)にショットキー電極(9)がショットキー接合されてなるショットキーダイオード(103)が形成されたダイオードセル(101S)と、を備え、半導体層3に、平面視において、仮想の境界ライン(30)に基づいて4角形の複数のサブ領域(101T、101S)が区画され、かつトランジスタセルとしてのサブ領域(101T)と、ダイオードセルとしてのサブ領域(101S)とを有する。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)