WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007007254) PARASITIC CAPACITANCE COMPENSATION SYSTEM AND METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/007254    International Application No.:    PCT/IB2006/052292
Publication Date: 18.01.2007 International Filing Date: 06.07.2006
IPC:
H05B 41/392 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS, N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
FANG, David [CA/US]; (US) (For US Only)
Inventors: FANG, David; (US)
Common
Representative:
KONINKLIJKE PHILIPS ELECTRONICS, N.V.; C/o Robert J. Kraus P.o. Box 3001, Scarborough Road, Briarcliff Manor, New York 10510-8001 (US)
Priority Data:
60/697,254 07.07.2005 US
Title (EN) PARASITIC CAPACITANCE COMPENSATION SYSTEM AND METHOD
(FR) SYSTEME ET PROCEDE DE COMPENSATION DE CAPACITE PARASISTE
Abstract: front page image
(EN)A parasitic capacitance compensation system and method, with a parasitic capacitance compensation circuit for an electronic ballast including a phase detector 60 generating a phase difference signal 62 in response to a lamp voltage signal 48 and an output current signal 50, a filter 64 generating a dimming correction signal 66 in response to the phase difference signal 62, and an adjuster 68 generating an adjusted dim signal 44 in response to a dim signal 54 and the dimming correction signal 66. A parasitic capacitance compensation method for an electronic ballast includes measuring phase difference between a lamp voltage and an output current, determining an amount of parasitic current from the phase difference, and increasing the output current by the amount of the parasitic current.
(FR)L'invention concerne un système et un procédé de compensation de capacité parasite. Ledit système est équipé d'un circuit de compensation de capacité parasite destiné à un ballast électronique comprenant un détecteur de phase (60) générant un signal de différence (62) de phase en réponse à un signal de tension (48) de lampe et à un signal de sortie (50) courant, un filtre (64) générant un signal de correction (66) de gradation en réponse au signal de différence (62) de phase, et un dispositif de réglage (68) générant un signal d'intensité lumineuse (44) réglé en réponse à un signal d'intensité lumineuse (54) et au signal de correction (66) de gradation. L'invention concerne également un procédé de compensation de capacité parasite pour ballast électronique consistant à mesurer une différence de phase entre une tension de lampe et un courant de sortie, à déterminer une quantité de courant parasite à partir de la différence de phase, et à augmenter le courant de sortie de la quantité de courant parasite.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)