WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007006507) POWER FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/006507    International Application No.:    PCT/EP2006/006675
Publication Date: 18.01.2007 International Filing Date: 07.07.2006
Chapter 2 Demand Filed:    08.05.2007    
IPC:
H01L 21/04 (2006.01), H01L 29/78 (2006.01), H01L 29/24 (2006.01), H01L 29/423 (2006.01)
Applicants: STMICROELECTRONICS S.R.L. [IT/IT]; Via C. Olivetti, 2, I-20041 Agrate Brianza (IT) (For All Designated States Except US).
FRISINA, Ferruccio [IT/IT]; (IT) (For US Only).
SAGGIO, Mario, Giuseppe [IT/IT]; (IT) (For US Only)
Inventors: FRISINA, Ferruccio; (IT).
SAGGIO, Mario, Giuseppe; (IT)
Agent: BOTTI, Mario; Botti & Ferrari S.r.l., Via Locatelli, 5, I-20124 Milano (IT).
FERRARI, Barbara; Botti & Ferrari S.r.l., Via Locatelli, 5, I-20124 Milano (IT)
Priority Data:
05425495.8 08.07.2005 EP
Title (EN) POWER FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF
(FR) TRANSISTOR DE PUISSANCE A EFFET DE CHAMP ET SON PROCEDE DE FABRICATION
Abstract: front page image
(EN)Method for manufacturing a vertical power MOS transistor on a semiconductor substrate (10) with wide band gap comprising a first superficial semiconductor layer (11) with wide band gap of a first type of conductivity, comprising the steps of: forming trench regions (13) in the first superficial semiconductor layer (H), filling in said trench regions (13) by means of a second semiconductor layer (14) with wide band gap of a second type of conductivity, so as to form semiconductor portions (15) of the second type of conductivity contained in the first superficial semiconductor layer (11), carrying out at least one ion implantation of a first type of dopant in the semiconductor portions (15) for forming respective implanted body regions (19) of said second type of conductivity, carrying out at least one ion implantation of a second type of dopant in each of the implanted body regions (19) for forming at least one implanted source region (23) of the first type of conductivity inside the implanted body regions (19), carrying out an activation thermal process of the first and second type of dopant with low thermal budget suitable to complete said formation of the implanted body and source regions (19, 23).
(FR)Cette invention concerne un procédé de fabrication d'un transistor MOS de puissance vertical sur un substrat semi-conducteur (10) à large bande interdite comprenant une première couche semi-conductrice superficielle (11) à large bande interdite d'un premier type de conductivité, lequel procédé comprend les étapes consistant: à former des régions de tranchées (13) dans la première couche semi-conductrice superficielle (11), à remplir lesdites régions de tranchées (13) au moyen d'une deuxième couche semi-conductrice (14) à large bande interdite d'un deuxième type de conductivité de façon à former des parties semi-conductrices (15) du deuxième type de conductivité contenues dans la première couche semi-conductrice superficielle (11); à réaliser au moins une implantation ionique d'un premier type de dopant dans les parties semi-conductrices (15) pour former des régions de corps implantées (19) correspondantes du deuxième type de conductivité; à réaliser au moins une implantation ionique d'un deuxième type de dopant dans chacune des régions de corps implantées (19) pour former au moins une région source implantée (23) du premier type de conductivité à l'intérieur des régions de corps implantées (19); à réaliser un processus thermique d'activation du premier et du deuxième type de dopant avec un faible bilan thermique permettant d'achever la formation des régions de corps implantées et sources (19, 23).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)