WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007006504) POWER FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/006504    International Application No.:    PCT/EP2006/006672
Publication Date: 18.01.2007 International Filing Date: 07.07.2006
Chapter 2 Demand Filed:    08.05.2007    
IPC:
H01L 29/78 (2006.01), H01L 29/10 (2006.01), H01L 21/336 (2006.01), H01L 29/423 (2006.01)
Applicants: STMICROELECTRONICS S.R.L. [IT/IT]; Via C. Olivetti, 2, I-20041 Agrate Brianza (Milano) (IT) (For All Designated States Except US).
FRISINA, Ferruccio [IT/IT]; (IT) (For US Only).
SAGGIO, Mario, Giuseppe [IT/IT]; (IT) (For US Only).
MAGRI', Angelo [IT/IT]; (IT) (For US Only)
Inventors: FRISINA, Ferruccio; (IT).
SAGGIO, Mario, Giuseppe; (IT).
MAGRI', Angelo; (IT)
Agent: BOTTI, Mario-Vannini; Botti & Ferrari S.r.l., Via Locatelli, 5, I-20124 Milano (IT).
FERRARI, Barbara; Botti & Ferrari S.r.l., Via Locatelli, 5, I-20124 Milano (IT)
Priority Data:
05425491.7 08.07.2005 EP
Title (EN) POWER FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREOF
(FR) PROCEDE PERMETTANT DE FABRIQUER DES DISPOSITIFS ELECTRONIQUES INTEGRES DANS UN SUBSTRAT SEMI-CONDUCTEUR, ET DISPOSITIFS CORRESPONDANTS
Abstract: front page image
(EN)Method for manufacturing electronic devices on a semiconductor substrate (1, 1a; 10, 11) with wide band gap comprising the steps of: forming a screening structure (3a, 20) on said semiconductor substrate (1, 1a; 10, 11) comprising at least a dielectric layer (2, 20) which leaves a plurality of areas of said semiconductor substrate (1, 1a; 10, 11) exposed, carrying out at least a ion implantation of a first type of dopant in said semiconductor substrate (1, 1a; 10, 11) to form at least a first implanted region (4, 40), carrying out at least a ion implantation of a second type of dopant in said semiconductor substrate (1, 1a; 10, 11) to form at least a second implanted region (6, 6c; 60, 61) inside said at least a first implanted region (4, 40), carrying out an activation thermal process of the first type and second type of dopant with low thermal budget suitable to complete said formation of said at least first and second implanted regions (4, 40; 6, 60).
(FR)La présente invention se rapporte à un procédé permettant de fabriquer des dispositifs électroniques sur un substrat semi-conducteur (1, 1a ; 10, 11) doté d'une grande largeur de bande interdite. Le procédé selon l'invention comprend les étapes consistant: à former une structure d'écran (3a, 20) sur ledit substrat semi-conducteur (1, 1a ; 10, 11), laquelle comporte au moins une couche diélectrique (2, 20) qui laisse découvertes une pluralité de zones dudit substrat semi-conducteur (1, 1a ; 10, 11) ; à procéder à au moins une implantation ionique d'un premier type de dopant dans ledit substrat semi-conducteur (1, 1a ; 10, 11), afin de former au moins une première zone implantée (4, 40) ; à procéder à au moins une implantation ionique d'un second type de dopant dans ledit substrat semi-conducteur (1, 1a ; 10, 11), afin de former au moins une seconde zone implantée (6, 6c ; 60, 61) à l'intérieur de ladite première zone implantée (4, 40) ; à exécuter un processus thermique d'activation des premier et second types de dopant avec un faible bilan thermique, ce qui permet d'achever la formation desdites première et seconde zones implantées (4, 40 ; 6, 60).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)