WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007005878) CLOCK JITTER ESTIMATION APPARATUS, SYSTEMS, AND METHODS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/005878    International Application No.:    PCT/US2006/026054
Publication Date: 11.01.2007 International Filing Date: 30.06.2006
IPC:
H03L 7/089 (2006.01), G06F 11/27 (2006.01), G01R 31/3187 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Blvd., Santa Clara, California 95052 (US) (For All Designated States Except US).
KANTER, Ofir [IL/IL]; (IL) (For US Only).
PELEG, Eran [IL/IL]; (IL) (For US Only).
EL-BAHAR, Aharon [IL/IL]; (IL) (For US Only)
Inventors: KANTER, Ofir; (IL).
PELEG, Eran; (IL).
EL-BAHAR, Aharon; (IL)
Agent: MCCRACKIN, Ann, M.; Schwegman, Lundberg & Woessner, P.A., P.O. Box 2938, Minneapolis, Minnesota 55402 (US)
Priority Data:
11/173,221 30.06.2005 US
Title (EN) CLOCK JITTER ESTIMATION APPARATUS, SYSTEMS, AND METHODS
(FR) APPAREIL, SYSTEMES ET PROCEDES D'EVALUATION DE L'INSTABILITE DE SYNCHRONISATION
Abstract: front page image
(EN)Apparatus, systems, methods, and articles may operate to estimate an amount of jitter associated with a clock at an output of a digital phase-locked loop (DPLL), wherein the DPLL includes a phase frequency detector (PFD). The estimate may be made by sensing periods of timing coincidence between an up signal on a first output of the PFD and a down signal on a second output of the PFD. A pulse coincidence detector coupled to the PFD and a jitter estimation module coupled to the pulse coincidence detector may perform the estimate.
(FR)La présente invention concerne un appareil, des systèmes, des procédés et des articles que l'in utilise pour calculer l'instabilité d'un signal de synchronisation en sortie d'une boucle PLL numérique, la boucle PLL numérique comprenant un détecteur de fréquence de phase (PFD). Pour faire le calcule, on sonde les périodes de coïncidence entre un signal haut d'une première sortie du PFD et un signal bas sur une deuxième sortie du PFD. L'évaluation est faite par un détecteur de coïncidence d'impulsions couplé au PFD et un module de calcul d'instabilité couplé au détecteur de coïncidence d'impulsions.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)