WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007005634) LOW POWER MULTIPLE BIT SENSE AMPLIFIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/005634    International Application No.:    PCT/US2006/025637
Publication Date: 11.01.2007 International Filing Date: 29.06.2006
Chapter 2 Demand Filed:    05.02.2007    
IPC:
G11C 11/56 (2006.01), G11C 16/28 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 So. Federal Way, Boise, ID 83716 (US) (For All Designated States Except US).
MAROTTA, Giulio [IT/IT]; (IT) (For US Only).
GALLO, Girolamo [IT/IT]; (IT) (For US Only)
Inventors: MAROTTA, Giulio; (IT).
GALLO, Girolamo; (IT)
Agent: BOLVIN, Kenneth, W.; Leffert Jay & Polglaze, P.A., P.O. Box 581009, Minneapolis, MN 55458-1009 (US)
Priority Data:
RM 2005A000353 04.07.2005 IT
11/416,672 03.05.2006 US
Title (EN) LOW POWER MULTIPLE BIT SENSE AMPLIFIER
(FR) AMPLIFICATEUR DE DETECTION A BITS MULTIPLES ET A FAIBLE CONSOMMATION D'ENERGIE
Abstract: front page image
(EN)A sense amplifier for multiple level flash memory cells is comprised of a voltage ramp generator that generates a ramp voltage signal. Reference sense amplifiers compare an input reference current to a ramp current generated from the ramp voltage signal. When the ramp voltage signal is greater than the reference current, an output latch signal is toggled. A sense amplifier compares an input bit line current to a threshold and outputs a logical low when the bit line current goes over the threshold. The sense amplifier output is latched into one of three digital latches at a time determined by the latch signals. An encoder encodes the data from the three digital latches into two bits of output data.
(FR)L'invention concerne un amplificateur de détection pour des cellules de mémoire flash à niveaux multiples qui est constitué d'un générateur de tension en rampe qui génère un signal de tension en rampe. Des amplificateurs de détection de référence comparent un courant de référence d'entrée à un courant en rampe généré à partir du signal de tension en rampe. Lorsque le signal de tension en rampe est supérieur au courant de référence, un signal de verrouillage de sortie bascule. Un amplificateur de détection compare un courant de ligne binaire d'entrée à un seuil et émet un état logique 0 lorsque le courant de ligne binaire dépasse le seuil. La sortie de l'amplificateur de détection est verrouillée dans un des trois verrous numériques à un moment déterminé par les signaux de verrouillage. Un codeur code les données des trois verrous numériques en deux bits de données de sortie.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)