WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007005587) SYSTEM AND METHOD TO INCREASE DRAM PARALLELISM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/005587    International Application No.:    PCT/US2006/025540
Publication Date: 11.01.2007 International Filing Date: 30.06.2006
IPC:
G06F 13/16 (2006.01), G06F 13/42 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (For All Designated States Except US).
TETRICK, Raymond [US/US]; (US) (For US Only)
Inventors: TETRICK, Raymond; (US)
Agent: BUCKLEY, Patrick; Buckley, Maschoff & Talwalkar, LLC, 50 Locust Avenue, New Canaan, CT 06840 (US)
Priority Data:
11/171,804 30.06.2005 US
Title (EN) SYSTEM AND METHOD TO INCREASE DRAM PARALLELISM
(FR) SYSTEME ET PROCEDE SERVANT A AUGMENTER LE PARALLELISME DE DRAM
Abstract: front page image
(EN)A method and apparatus for a multi-ranked memory protocol. In some embodiments an apparatus may include a memory controller (MC), and a plurality of ranked dynamic random access memory (DRAM) devices interfaced with the MC, wherein timing and initiation operations between the MC and the plurality of ranked DRAM devices and between the plurality of ranked DRAM devices is controlled by the MC. In some embodiments, a method may include addressing a request to one of a plurality of ranked DRAM devices, sending the request from a MC interfaced with the plurality of ranked DRAM devices, and propagating the request from the MC through the plurality of ranked DRAM devices to the addressed ranked DRAM device MC, wherein the requests includes data associated therewith.
(FR)Cette invention concerne un procédé et un appareil pour protocole de mémoire à classements multiples. Dans certains modes de réalisation, un appareil peut comprendre une unité de commande de mémoire (MC) ainsi qu'une pluralité de dispositifs de mémoire dynamique à accès aléatoire (DRAM) classés couplés à l'unité de commande de mémoire (MC), la synchronisation et l'initiation d'opérations entre l'unité de commande de mémoire (MC) et la pluralité de dispositifs DRAM classés et parmi la pluralité de dispositifs DRAM classés étant commandées par l'unité de commande de mémoire (MC). Dans certains modes de réalisation, un procédé peut consister à adresser une demande à l'un des dispositifs DRAM classés, à envoyer la demande depuis une unité de commande de mémoire (MC) couplée à la pluralité de dispositifs DRAM classés, puis à diffuser la demande de l'unité de commande de mémoire (MC) par la pluralité de dispositifs DRAM classés jusqu'à l'unité de commande de mémoire (MC) des dispositifs DRAM classés, les demandes comprenant des données auxquelles elles sont associées.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)