Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007005360) FREQUENCY MODULATOR USING A PHASE LOOP, AND METHOD
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/005360 International Application No.: PCT/US2006/024746
Publication Date: 11.01.2007 International Filing Date: 23.06.2006
IPC:
H03C 3/09 (2006.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
C
MODULATION
3
Angle modulation
02
Details
09
Modifications of modulator for regulating the mean frequency
Applicants:
CYPRESS SEMICONDUCTOR CORP. [US/US]; 198 Champion Court San Jose, CA 95134, US (AllExceptUS)
LI, Shuliang [CN/US]; US (UsOnly)
Inventors:
LI, Shuliang; US
Agent:
DAFFER, Kevin, L.; Daffer McDaniel, LLP P.O. Box 684908 Austin, TX 78768-4908, US
Priority Data:
11/172,69130.06.2005US
Title (EN) FREQUENCY MODULATOR USING A PHASE LOOP, AND METHOD
(FR) MODULATEUR DE FREQUENCE A BOUCLE DE PHASE ET PROCEDE ASSOCIE
Abstract:
(EN) A frequency synthesizer is provided having a fractional-N control circuit and method. The control circuit can operate as having a modulator that selectively applies any fractional ratio to a frequency divider within, for example, a feedback loop of a PLL. The modulator can be a delta-sigma modulator or any sequential state machine that can be implemented as the control circuit, and can select amongst a plurality of vector values. The vector values can be spaced relatively close to each other, and the incoming present vector values can each be added to a value chosen from the immediately preceding set of potential values. The selector circuit chooses from among the present set of vector values depending on whether the sum is nearest a target value. The sum nearest the target value is, therefore, selected as the present vector value, and the process is repeated in time for each vector value having a corresponding P value to form a pattern of P values sent to the divider of the PLL. The incoming frequency can therefore be synthesized based on the modulated P values used by the feedback divider to produce the appropriate fractional-N divide ratio for the synthesized frequency.
(FR) L'invention porte sur un synthétiseur de fréquence à circuit fractionnel à N commandes pouvant fonctionner comme ayant un modulateur appliquant sélectivement tout type possible de rapport fractionnel à un diviseur de fréquence, par exemple à l'intérieur de la boucle de rétroaction d'une boucle à verrouillage de phase. Le modulateur peut être un modulateur delta/sigma ou toute machine à état séquentiel pouvant servir de circuit de commande, et sélectionner parmi plusieurs valeurs vectorielles. Les valeurs vectorielles peuvent être relativement proches les unes des autres et les valeurs vectorielles actuelles entrantes peuvent chacune être ajoutées à une valeur choisie parmi l'ensemble immédiatement précédent de valeurs potentielles. Le circuit de sélection choisit parmi l'ensemble actuel de valeurs vectorielles selon que la somme approche le plus possible d'une valeur cible. La somme la plus proche de la valeur cible est donc considérée comme étant la comme étant la valeur vectorielle actuelle et on répète le processus dans le temps pour chaque valeur vectorielle ont une valeur P correspondante pour former un motif de P valeurs transmises au diviseur de la boucle à verrouillage de phase. La fréquence entrante peut donc être synthétisée en fonction des valeurs P modulées utilisées par ledit diviseur pour produire le rapport de division N fractionnel approprié pour la fréquence synthétisée.
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)
Also published as:
CN101558555