WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007005042) ESD COMPONENT GROUND CLIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/005042    International Application No.:    PCT/US2005/035839
Publication Date: 11.01.2007 International Filing Date: 04.10.2005
IPC:
G01R 1/04 (2006.01), G01R 31/28 (2006.01), H01R 13/648 (2006.01), H05F 3/02 (2006.01), H01L 23/60 (2006.01), H05K 9/00 (2006.01)
Applicants: HONEYWELL INTERNATIONAL INC. [US/US]; 101 Columbia Road, P.O. Box 2245, Morristown, NJ 07960 (US) (For All Designated States Except US).
SUNDSTROM, Lance [US/US]; (US) (For US Only)
Inventors: SUNDSTROM, Lance; (US)
Agent: HOIRIIS, David; Honeywell International Inc., 101 Columbia Road, P.O. Box 2245, Morristown, NJ 07960 (US)
Priority Data:
11/030,657 04.01.2005 US
Title (EN) ESD COMPONENT GROUND CLIP
(FR) COLLIER DE MISE A LA TERRE A COMPOSANT ESD
Abstract: front page image
(EN)An ESD protection system for an IC device. An ESD protection circuit is comprised of a plurality of resistors and a common ground bus. The first terminal of each resistor is coupled to an associated pin of an IC device while the second terminal of each resistor is coupled to the common ground bus. The common ground bus is coupled with a reference ground. A clip holds the ESD protection circuit to pins of the IC device. As the IC device is transported, the resent invention maintains a continuous controlled DC path to reference ground on every pin of the IC device, thus preventing damaging electrostatic charges from accumulating on the IC device pins, or discharging though the IC device.
(FR)Un système de protection ESD pour circuit intégré présente un circuit de protection doté d'une pluralité de résistances et d'un bus de mise à la terre commun. La première borne de chaque résistance est couplée à une broche associée d'un circuit intégré, alors que la seconde borne de chaque résistance est couplée au bus de mise à la terre commun qui est couplé, à son tour, avec une masse de référence. Un collier maintient le circuit de protection ESD sur les broches du circuit intégré. Lors du transport de ce dernier, le système de protection ESD conserve un trajet en continu CC contrôlé comme masse de référence sur chaque broche du circuit intégré, avec pour effet d'éviter l'endommagement des charges électrostatiques, l'accumulation sur les broches du circuit intégré ou leur décharge sur le circuit intégré.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)