WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/004535    International Application No.:    PCT/JP2006/313060
Publication Date: 11.01.2007 International Filing Date: 30.06.2006
Chapter 2 Demand Filed:    30.06.2006    
H01L 21/8234 (2006.01), H01L 27/08 (2006.01), H01L 27/088 (2006.01), H01L 29/786 (2006.01)
Applicants: RENESAS TECHNOLOGY CORP. [JP/JP]; 4-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1006334 (JP) (For All Designated States Except US).
TSUCHIYA, Ryuta [JP/JP]; (JP) (For US Only).
KIMURA, Shinichiro [JP/JP]; (JP) (For US Only)
Inventors: TSUCHIYA, Ryuta; (JP).
KIMURA, Shinichiro; (JP)
Agent: TSUTSUI, Yamato; Tsutsui & Associates, 6th Floor Kokusai Chusei Kaikan 14, Gobancho Chiyoda-ku, Tokyo 102-0076 (JP)
Priority Data:
2005-195748 05.07.2005 JP
(JA) 半導体装置およびその製造方法
Abstract: front page image
(EN)When a bulk silicon substrate and an SOI substrate are separately used, an area occupied by the substrates increase and a semiconductor device cannot be reduced in sizes as a whole. In the case of manufacturing an SOI type MISFET and a bulk type MISFET on a same substrate, since the SOI type MISFET and the bulk type MISFET must be manufactured in different steps, respectively, the process becomes complicated. A well diffusion layer region, a drain region, a gate insulating film and a gate electrode of the SOI type MISFET and the bulk type MISFET are formed in a same step, by using an SOI substrate having a single crystal semiconductor substrate and a thin single crystal semiconductor thin film (SOI layer) isolated from the single crystal semiconductor substrate by a thin embedded insulating film. Since the bulk type MISFET and the SOI type MISFET can be formed on the same substrate, the area occupied by the substrate can be reduced. A simple process can be attained by having the manufacturing steps of the SOI type MISFET and the bulk type MISFET in common.
(FR)Lorsqu’un substrat de silicium de type bulk et un substrat de SOI sont utilisés séparément, une zone occupée par les substrats augmente et la taille globale d’un dispositif semi-conducteur ne peut être réduite. Dans le cas où l'on fabrique un MISFET de type SOI et un MISFET de type bulk sur le même substrat, puisque le MISFET de type SOI et le MISFET de type bulk doivent être fabriqués dans des étapes différentes, respectivement, le processus devient compliqué. Une zone de diffusion en puits, une zone de drain, une pellicule d’isolation de gâchette et une électrode de gâchette du MISFET de type SOI et du MISFET de type bulk sont formés dans la même étape, au moyen d’un substrat SOI comportant un substrat semi-conducteur monocristallin et une pellicule mince de semi-conducteur monocristallin fin (couche SOI) isolée du substrat semi-conducteur monocristallin par une fine pellicule isolante intégrée. Puisque le MISFET de type bulk et le MISFET de type SOI peuvent être formés sur le même substrat, l'aire occupée par le substrat peut être réduite. On peut réaliser un processus simple en mettant en commun les étapes de fabrication du MISFET de type SOI et du MISFET de type bulk.
(JA) バルクシリコン基板とSOI基板とを別々に用いると、基板の占有面積が増え、半導体装置全体を小型化できない。一方、SOI型MISFETとバルク型MISFETとを同一基板上に作製する場合、SOI型MISFETとバルク型MISFETとを各々別工程にて作製しなければならず、プロセスが複雑化する。単結晶半導体基板、単結晶半導体基板から薄い埋め込み絶縁膜で分離された薄い単結晶半導体薄膜(SOI層)を持つSOI基板を用い、SOI型MISFETおよびバルク型MISFETのウエル拡散層領域と、ドレイン領域と、ゲート絶縁膜と、ゲート電極とを同一工程にて形成する。バルク型MISFETとSOI型MISFETとを同一基板上に形成できるので、基板の占有面積を縮小できる。SOI型MISFETとバルク型MISFETとの作製工程の共通化により簡易プロセスを実現することができる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)