PATENTSCOPE will be unavailable a few hours for maintenance reason on Tuesday 19.11.2019 at 4:00 PM CET
Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007004428) SIGNAL TRANSMISSION CIRCUIT AND ENDOSCOPE
Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters
明 細書

信号伝送回路及び内視鏡装置

技術分野

[0001] 本発明は、差動信号を伝送する信号伝送回路、及び差動信号を伝送する信号伝 送回路を具備する内視鏡装置に関する。

背景技術

[0002] 内視鏡装置は、医療分野、工業分野等において幅広く用いられている。一般的に 、内視鏡装置は、種々の用途に応じた仕様の撮像素子を有し、照明された観察部位 からの反射光を撮像信号に変換する。生成された撮像信号は、カメラコントロールュ ニット(以下 ecuと略す)の映像処理回路に伝送され、映像信号に変換されてモニタ へ出力される。例えば内視鏡装置において、観察部位が微細かつ複雑な場合、高 解像かつ高画質に撮像する撮像素子及びその撮像素子に対応する映像処理回路 が必要となる。従って、内視鏡装置には、観察部位、及び用途に応じた撮像素子等 が要求される。

[0003] しかし、複数の異なる撮像素子に対応するためには、撮像素子を駆動するための 駆動回路、アナログ撮像信号をデジタル変換する CDS (相関二重サンプリング: Cor related Double Sampling)回路、 AZD変換回路、撮像信号を伝送する信号伝 送回路、及び信号伝送路は、撮像素子毎に異なる駆動周波数、駆動方法に対応し たものを設けなければならな、と、つた問題がある。

[0004] そこで、例えば、特開 2003— 224743号公報において、撮像素子と、撮像信号を デジタル変換する変換器と、デジタル信号をシリアル変換するシリアライザと、シリア ル信号を差動信号に変換し伝送する伝送手段と、を備えるインテリジェントカメラへッ ドを具備した画像システムが提案されて、る。

[0005] ところで、差動信号の信号規格としては、例えば、 CML (Current Mode Logic )、及び、 LVDS (Low Voltage Differential Signaling)といった、オフセット電 圧、差動振幅電圧及び駆動原理等が互いに異なる複数の規格が存在する。そのた め、例えば、特開 2003— 224743号公報のインテリジェントカメラヘッドを具備した画 像システムのように、信号規格が各々異なる複数の差動信号による通信が可能なシ ステムを構成する場合には、該複数の差動信号が有する各信号規格に対応可能な 信号伝送回路を個別に設けなければならず、その結果、該システムの回路構成が複 雑ィ匕してしまうと!、う課題が生じて、る。

[0006] 本発明は、上述した事情に鑑みてなされたものであり、信号規格が各々異なる複数 の差動信号による通信を、従来に比べて簡易な構成により可能とする信号伝送回路 及び内視鏡装置を提供することを目的とする。

発明の開示

課題を解決するための手段

[0007] 本発明の信号伝送回路は、第 1の差動信号を伝送する一対の第 1の信号線と、第 2の差動信号を伝送する一対の第 2の信号線と、直列接続された第 1のコイル及び第 2のコイルにより構成された一次卷線と、直列接続された第 3のコイル及び第 4のコィ ルにより構成された二次卷線と、を有して構成され、上記一次卷線の両端が上記一 対の第 1の信号線のそれぞれ一端と接続するパルストランスと、一端が所定の電位に 接続され、他端が上記第 1のコイルと上記第 2のコイルの接続点に接続された第 1の スィッチと、一端が接地側に接続され、他端が上記第 3のコイルと上記第 4のコイルの 接続点に接続された第 2のスィッチと、上記二次卷線の両端と、上記一対の第 2の信 号線のそれぞれ一端と、を接続する一対のコンデンサと、を具備することを特徴とす る。

図面の簡単な説明

[0008] [図 1]本発明の実施の形態に係る、内視鏡装置の模式的概略構成図。

[図 2]本発明の実施の形態に係る、内視鏡装置のブロック構成図。

[図 3]本発明の実施の形態に係る、ツイストペアケーブル、伝送回路、並びに受信回 路の回路図。

[図 4]本発明の実施の形態に係る、第 1の差動信号が CMLの場合の信号伝送回路 図。

[図 5]本発明の実施の形態に係る、第 1の差動信号が LVDSの場合の信号伝送回路 図。

[図 6]CMLの送受信回路図。

[図 7]LVDSの送受信回路図。

発明を実施するための最良の形態

[0009] 以下に、本発明の実施の形態に係る信号伝送回路を備えた内視鏡装置について 、図を用いて説明する。なお、本発明の信号伝送回路により伝送され得る差動信号 の信号規格としては、例えば、 CML、 LVDS及び ECL (Emitter Coupled Logic )等があるが、本実施の形態においては、一例として、該信号伝送回路を具備する内 視鏡装置が、送信側力送信される第 1の差動信号として CMLもしくは LVDSを用 V、、受信側にお!、て受信される第 2の差動信号として CMLを用いて通信を行う場合 について説明する。

[0010] 図 1から図 5は本発明の実施の形態に係るものである。図 1は内視鏡装置の模式的 概略構成図である。図 2は内視鏡装置のブロック構成図である。図 3はツイストペアケ 一ブル、伝送回路、及び受信回路の回路図である。図 4は第 1の差動信号力 SCML の場合の信号伝送回路図である。図 5は第 1の差動信号が LVDSの場合の信号伝 送回路図である。

[0011] まず、図 1に内視鏡装置の概略構成図を示し、以下に説明する。

[0012] 図 1に示すように内視鏡装置 1は、内視鏡 10と、カメラコントロールユニット(以下、 C CUと略す) 11と、光源装置 12と、モニタ 13とを有して要部が構成される。また、内視 鏡 10は、操作部 14と、挿入部 15とを有して構成される。さらに、操作部 14は、内視 鏡回路部 20を有して構成される。一方、挿入部 15は、対物レンズ 16と、固体撮像素 子 17と、ライトガイドファイバ 19と、ケーブル 21とを有して構成される。

[0013] 上述の CCU11及び光源装置 12は、ケーブル 18により複数の差動信号、本実施 の形態においては CMLもしくは LVDS、の送信回路を備える複数の種類の内視鏡 1 0が接続可能となっている。また、 CCU11は、同軸ケーブル 22を介してモニタ 13と 接続される。

[0014] 上記光源装置 12において発生した照明光は、ケーブル 18内の図示しないライトガ イドケーブル、及び挿入部 15内のライトガイドファイバ 19を通って被写体を照明する 。照明された被写体力もの反射光は、挿入部 15の先端部に設けられた対物レンズ 1

6によって、固体撮像素子 17の受光面に結像される。

[0015] 固体撮像素子 17は、内視鏡回路部 20からケーブル 21を介して受信した駆動信号 に基づいて、結像された被写体からの反射光を撮像し、撮像信号を生成する。また、 固体撮像素子 17は、内視鏡回路部 20へケーブル 21を介して撮像信号を送信する

[0016] 内視鏡回路部 20は、受信した撮像信号に対して所定の処理を行う。また、内視鏡 回路部 20は、処理された撮像信号を第 1の差動信号の CMLもしくは LVDSとして、 CCU11へケーブル 18を介して送信する。

[0017] CCU11は、受信した第 1の差動信号を第 2の差動信号の CMLとして受信する回 路を有している。そして、 CCU11は、得られた第 2の差動信号に対して所定の処理 を行って映像信号を生成する。この映像信号は、同軸ケーブル 22を介してモニタ 13 へ伝送され、モニタ 13により表示される。なお、上述した撮像信号に対しての所定の 処理の詳細と信号の伝送の詳細は後述する。

[0018] 次に、内視鏡装置 1の詳細な構成を以下に説明する。

[0019] 図 2は内視鏡装置 1のブロック構成図である。

[0020] まず、 CCU11は、同期信号生成手段としての水晶発振器 30と、同期信号発生回 路 31と、伝送回路 41と、受信回路 42と、デジタル撮像信号生成手段としてのシリア ルパラレル変換回路 (以下、 SZP変換回路と略す) 43と、記憶手段及びデジタル撮 像信号生成手段としてのクロック位相変 (以下、ラインメモリと記す) 44と、映像処 理回路 45と、デジタルアナログ変換回路 (以下、 DZA変換回路と略す) 46と、操作 ノネル 47と、を有して構成されている。

[0021] また、内視鏡 10は、駆動回路 33と、同軸ケーブル 34と、撮像手段としての固体撮 像素子 17と、同軸ケーブル 35と、アンプ回路 36と、 CDS回路が付加されたアナログ デジタル変換回路(以下、 CDS +AZD変換回路と略す) 37と、ノラレルシリアル変 換回路 (以下、 PZS変換回路と略す) 38と、送信回路 39と、を有して構成されている

[0022] さらに、ケーブル 18は、 2本の同軸ケーブル 32aと、同軸ケーブル 32bと、ツイスト ペアケーブル 40と、を有して構成されている。

[0023] なお、駆動回路 33、アンプ回路 36、 CDS +AZD変換回路 37、 PZS変換回路 3 8、及び送信回路 39は、内視鏡回路部 20を構成する。さらに、同軸ケーブル 34及び 同軸ケーブル 35は、ケーブル 21を構成する。

[0024] 上記水晶発振器 30は、クロック信号 (以下、 CLKと略す)を生成する。また、水晶発 振器 30は、同期信号発生回路 31及び映像処理回路 45へ、 CLKを送信する。さら に、水晶発振器 30は、駆動回路 33へ同軸ケーブル 32bを介して CLKを送信する。

[0025] 同期信号発生回路 31は、受信した CLKに基づいて固体撮像素子 17において用 V、られる水平同期信号 (以下、 HDと略す) 1と、垂直同期信号 (以下、 VDと略す)と、 映像処理回路 45において用いられる HD2と、を生成する。また、同期信号発生回路 31は、駆動回路 33へ同軸ケーブル 32aを介して HD1及び VDを送信する。さらに、 同期信号発生回路 31は、映像処理回路 45へ HD2を送信する。

[0026] 一方、駆動回路 33は、受信した CLK、 HD1、及び VDに基づいて、駆動信号を生 成する。また、駆動回路 33は、固体撮像素子 17へ同軸ケーブル 34を介して駆動信 号を送信する。さらに、駆動回路 33は、 PZS変換回路 38へ HD1を送信する。

[0027] 固体撮像素子 17は、受信した駆動信号に基づいて被写体力もの反射光を撮像し 、アナログ撮像信号を生成する。この固体撮像素子 17は、アンプ回路 36へケーブル 35を介してアナログ撮像信号を送信する。

[0028] アンプ回路 36は、送受信によって減衰した分だけ受信したアナログ撮像信号を増 幅する。また、アンプ回路 36は、 CDS +AZD変換回路 37へ増幅されたアナログ撮 像信号を送信する。

[0029] そして、 CDS+AZD変換回路 37は、受信したアナログ撮像信号をデジタル撮像 信号に変換する。また、 CDS +AZD変換回路 37は、 PZS変換回路 38へデジタル 撮像信号を送信する。

[0030] 次に、 PZS変換回路 38は、受信したデジタル撮像信号と、駆動回路 33から受信 した HD1と、を有する第 1のシリアル信号を生成する。なお、デジタル撮像信号だけ ではなく HD1を含んだ第 1のシリアル信号を生成する理由は後述する。そして、 P/ S変換回路 38は、送信回路 39へ第 1のシリアル信号を送信する。

[0031] 送信回路 39は、受信した第 1のシリアル信号を第 1の差動信号の CMLもしくは LV DSとして、受信回路 42へツイストペアケーブル 40及び伝送回路 41を介して送信す る。この受信回路 42は、第 1の差動信号を、伝送回路 41を介すことによって第 2の差 動信号の CMLとして受信する。また、受信回路 42は、受信した第 2の差動信号に基 づいて第 2のシリアル信号を生成する。さらに、受信回路 42は、 SZP変換回路 43へ 第 2のシリアル信号を送信する。上述した差動信号の伝送にっ、ての詳細は後述す る。

[0032] 一方、 SZP変換回路 43は、クロックデータリカバリ方式 (以下、 CDRと略す)を用い るためのクロックデータリカバリ回路を含んで構成される。 CDRは、シリアル信号のみ を送信し、受信側において信号間隔に合わせて CLKを再生する方法である。通常、 差動信号の伝送は、データと CLKを別々に送信するが、信号伝送が高速になると、 データと CLKとの間にスキユーが発生し、適切にデータを復元できないといった問題 力 S起こる。そのため、 CDRが、高速信号伝送において主に用いられる。し力し、高速 伝送されたシリアル信号カゝら CDRによって CLKを再生する場合、再生した CLK (以 下、再生 CLKと略す)が、下流回路において用いられる CLK、本実施の形態におい ては映像処理回路 45において用いられる CLK (以下、処理 CLKと略す)、と一致し ないことがある。この再生 CLKと処理 CLKのずれは、映像処理回路 45における映像 処理により異常な画像、例えば画像反転、色ずれ等、が出力される原因となる。その ため、再生 CLKに基づいたデジタル撮像信号を、映像処理回路 45において映像処 理を行うことができる処理 CLKに基づいたデジタル撮像信号に変換する必要がある

[0033] そこで、 SZP変換回路 43は、受信した第 2のシリアル信号力も CLKを再生して、 デジタル撮像信号 (パラレル信号、例えば 12ビット)、及び HD1を復元する。また、 S /P変換回路 43は、シリアル信号に含まれた HD1に基づいて、タイミング信号として の書き込みィネーブル信号(図中 W_Enableと示す)と、書き込みリセット信号(図中 W— Resetと示す)と、を生成する。

[0034] さらに、 SZP変換回路 43は、再生 CLK、書き込みィネーブル信号、及び書き込み リセット信号に基づヽて決定されるタイミングによって、デジタル撮像信号をラインメモ リ 44に書き込む。

[0035] このラインメモリ 44は、マルチポート RAMとしてのデュアルポート RAMにより構成さ れる。デュアルポート RAMは、 1つの RAMに 2つのシステムから異なる CLKに基づ いて書き込み、及び読み出しが可能な記憶装置である。

[0036] また、映像処理回路 45は、水晶発振器 30から受信した CLKに基づいて処理 CLK を生成する。また、映像処理回路 45は、処理 CLK、 HD2に基づいて、タイミング信 号としての読み出しィネーブル信号(図中 R— Enableと示す)、及び読み出しリセット 信号(図中 R_Resetと示す)を生成する。

[0037] 続、て、映像処理回路 45は、処理 CLK、読み出しィネーブル信号、及び読み出し リセット信号に基づいて決定されるタイミングによって、ラインメモリ 44に書き込まれた デジタル撮像信号を読み出す。

[0038] つまり、 HD1及び HD2を書き込み及び読み出しのタイミングの基準とすることにより

、再生 CLKに基づいたデジタル撮像信号を、処理 CLKに基づいたデジタル撮像信 号に適切に変換することができる。

[0039] そして、映像処理回路 45は、読み出したデジタル撮像信号に対して映像処理を行 い、デジタル映像信号を生成する。また、映像処理回路 45は、 DZA変換回路 46へ デジタル映像信号を送信する。

[0040] さらに、 DZA変換回路 46は、受信したデジタル映像信号をアナログ変換し、アナ ログ映像信号を生成する。また、 DZA変換回路 46は、モニタ 13へ映像出力として アナログ映像信号を送信する。

[0041] 操作パネル 47は、例えば、 CCU11の外装表面上に設けられた、信号切替スイツ チ等の複数のスィッチを有して構成されている。そして、操作パネル 47は、前記信号 切替スィッチの操作に応じ、伝送回路 41に対して信号切替信号を出力する。

[0042] ここで、本実施の形態における差動信号の伝送の詳細を以下に説明する。

まず、図 3にツイストペアケーブル 40、伝送回路 41、及び受信回路 42、の回路図 を示し、以下にその構成を説明する。

[0043] ツイストペアケーブル 40は、信号線を 2本ずっ撚り合わせて対にした通信用ケープ ルであり、平行に配置された信号線に比べてノイズの影響を抑えることができる。

[0044] また、信号伝送回路としての伝送回路 41は、抵抗 50と、抵抗 51と、伝送路内の絶 縁素子としてのパルストランス 52と、第 1のスィッチとしてのスィッチ 53aと、第 2のスィ ツチとしてのスィッチ 53bと、 ACカップリングのための一対のコンデンサ 54と、を有し て構成されている。パルストランス 52は、一次卷線である第 1のコイルとしてのコイル 5 2a、及び第 2のコイルとしてのコイル 52bと、二次卷線である第 3のコイルとしてのコィ ル 52cと、第 4のコイルとしてのコイル 52dと、を有して構成される。また、スィッチ 53a 及び 53bは、操作パネル 47から出力される信号切替信号に基づいてオンまたはオフ の!、ずれかに切り替えられる。

[0045] さらに、受信回路 42は、 1つの定電流源と、 2つの再反射防止用抵抗と、 2つの nチ ャネル電界効果トランジスタ(以下 FETと記す)と、 50 Ωの抵抗 8 la及び抵抗 8 lbと、 を有して構成される。

[0046] 上記ツイストペアケーブル 40から延出した 2本の信号線は、一対の第 1の信号線を 構成する。この 2本の信号線は、コイル 52aの一端と、コイル 52aに直列接続されたコ ィル 52bの一端とにそれぞれ接続されている。さらに、コイル 52aとコイル 52bとの接 続部は、抵抗 50を介して高電位回路部に接続されたスィッチ 53aに接続される。また 、コイル 52cの一端と、コイル 52cに直列接続されたコイル 52dの一端と力延出する 2本の信号線は、一対のコンデンサ 54を介して受信回路 42へ入力する。さらに、コィ ル 52cとコイル 52dとの接続部は、抵抗 51を介して接地されているスィッチ 53bに接 続される。また、直列接続されたコイル 52a及びコイル 52bと、コイル 52c及びコイル 5 2dとは、それぞれに電流が流れたときに発生する磁界の影響を受ける位置に配置さ れ、 1つのパルストランス 52を構成する。

[0047] 一方、受信回路 42に入力する 2本の信号線は、一対の第 2の信号線を構成する。

この 2本の信号線は、一方が抵抗 81aを介し、また、他方が抵抗 8 lbを介して高電位 回路部にそれぞれ接続される。また、この 2本の信号線は、一方が一の nチャネル FE Tのゲートに接続され、また、他方が他の nチャネル FETのゲートに接続される。前記 一の nチャネル FET及び前記他の nチャネル FETのソースは、それぞれが接続され 、さらに 1つの定電流源を介して接地される。また、前記一の nチャネル FET及び前 記他の nチャネル FETのドレインは、 2つの再反射防止用抵抗の一端とそれぞれ接 続される。さらに、 2つの再反射防止用抵抗の他端はそれぞれが接続され、高電位

回路部に接続する。

[0048] 上述の伝送回路 41は、送信回路 39から、ツイストペアケーブル 40に接続された一 対の第 1の信号線を介して、第 1の差動信号の CMLもしくは LVDSを受信し、第 2の 差動信号の CMLとして一対の第 2の信号線を介して受信回路 42へ伝送する。また、 第 1の差動信号が CMLの場合、スィッチ 53a及びスィッチ 53bは、操作パネル 47か ら出力される信号切替信号に基づいてオンにされ、閉じているものとする。さらに、第 1の差動信号力 SLVDSの場合、スィッチ 53a及びスィッチ 53bは、操作パネル 47から 出力される信号切替信号に基づいてオフにされ、開いているものとする。なお、差動 信号の伝送の詳細は後述する。

[0049] 続、て、本実施の形態における差動信号の伝送の詳細を説明する前に、比較のた め、送受信回路が共に CMLの場合、及び送受信回路が共に LVDSの場合、におけ る信号の流れの詳細を以下に説明する。

[0050] まず、図 6に送受信回路が共に CMLの場合の信号の流れの詳細を示す。

[0051] 送信回路 70及び受信回路 71は、上述した図 3の受信回路 42と同様の構成である 。この送信回路 70の 2つの nチャネル FETは、それぞれトランジスタ 95a及び 95bと する。また、受信回路 42における抵抗 81a及び抵抗 81bは、受信回路 71においてそ れぞれ抵抗 85a及び抵抗 85bに対応する。また、送信回路 70の 2つの再反射防止 用抵抗と、トランジスタ 95a及びトランジスタ 95bとからなる 2つの直列回路におけるそ れぞれの接続点から延出した信号線 64と信号線 65は、それぞれ受信回路 71の 2つ の nチャネル FETのゲートに接続される。

[0052] CMLの差動信号は、トランジスタ 95aとトランジスタ 95bを交互にオンオフさせること によって伝送される。例えばトランジスタ 95aがオンにされると、受信回路 71の 1つの 抵抗 85aが接続されてヽる信号線 64を介して、送信回路 70のトランジスタ 95aを通る ように、高電位回路部から電流 I 31が流れる。同様にトランジスタ 95bがオンされると、 受信回路 71の抵抗 85bが接続されている信号線 65を介して、送信回路 70のトラン ジスタ 95bに電流が流れる。その結果、受信回路 71の 2つの nチャネル FETのいず れか一方のゲートに電圧が印加され、オン状態になることによって、信号が伝送され る。以上が、送受信回路が CMLの場合の信号の流れの詳細である。

[0053] 次に、図 7に送受信回路が共に LVDSの場合の信号の流れの詳細を示す。

[0054] 送信回路 75は、 2つの定電流源と、 pチャネル FETであるトランジスタ 96a及びトラ ンジスタ 96bと、 nチャネル FETであるトランジスタ 97a及びトランジスタ 97bとにより構 成される。トランジスタ 96aとトランジスタ 96bのソースがそれぞれ接続され、定電流源 を介して高電位回路部と接続される。また、トランジスタ 97aとトランジスタ 97bのソー スがそれぞれ接続され、定電流源を介して接地される。さらに、トランジスタ 96a及び トランジスタ 96bのドレインと、トランジスタ 97a及びトランジスタ 97bのドレインとがそれ ぞれ接続される。信号線 66と信号線 67が、それぞれその 2つの接続点から受信回路 76の 4つの FETのゲートに接続される。信号線 66と信号線 67は、受信回路 76の直 前において 100 Ωの終端抵抗 86の両端にそれぞれが接続される。

[0055] LVDSの差動信号は、トランジスタ 96a及びトランジスタ 96bのどちら力 1つと、トラン ジスタ 97a及びトランジスタ 97bのどちら力 1つとを交互にオンオフすることによって伝 送される。例えば送信回路 75のトランジスタ 96b及びトランジスタ 97aがオンにされる と、送信回路 75のトランジスタ 96b、信号線 66、終端抵抗 86、信号線 67、トランジス タ 97aを通るように、高電位回路部から電流 I 41が流れる。その結果、終端抵抗 86〖こ 電圧が発生し、受信回路 76のそれぞれ 2つの nチャネル FET及び pチャネル FETの 各ゲートに電圧が印加され、 pチャネル FET及び nチャネル FETのそれぞれ 1つがォ ンになることによって、信号が伝送されることになる。以上が、送受信回路が LVDSの 場合の信号の流れの詳細である。

[0056] ここで、本実施の形態における差動信号の伝送の詳細を以下に説明する。

[0057] 本実施の形態において、受信回路 42は、送信側の第 1の差動信号が CMLもしく は LVDSであっても、伝送回路 41によって、第 2の差動信号としての CMLを受信す ることがでさる。

[0058] まず、図 4に第 1の差動信号が CMLの場合、つまり送信回路 39が CMLの場合の 信号の流れの詳細を示し、以下に説明する。

[0059] 図 4に示すように CMLの送信回路 39は、上述した図 6の送信回路 70と同様の構 成である。また、送信回路 39の 2つの nチャネル FETは、それぞれトランジスタ 90a及 び 90bとする。さら〖こ、送信回路 39の 2つの再反射防止用抵抗とトランジスタ 90a及 びトランジスタ 90bとからなる 2つの直列回路における接続点から延出した信号線 60 と信号線 61は、それぞれツイストペアケーブル 40と接続される。この送信回路 39が C MLの場合、スィッチ 53a及びスィッチ 53bは、オン状態にされ、閉じている。

[0060] そして、第 1の差動信号としての CMLは、上述した CMLの送受信回路と同様に、ト ランジスタ 90aとトランジスタ 90bを交互にオンオフすることによって伝送される。例 えば送信回路 39のトランジスタ 90aがオン状態にされると、抵抗 50に接続されたスィ ツチ 53a、コイル 52b、ツイストペアケーブル 40内の信号線 61を介して、送信回路 39 のトランジスタ 90aを通るように、高電位回路部から電流 I 11が流れる。この電流 I 11力 Sコ ィル 52bに流れると、電流 I 11に起因する磁界がコイル 52b周辺に発生する。この時、 発生した磁界の影響を受けるように配置されたコイル 52dには、発生した磁界を打ち 消しあうような磁界を作る方向に電流 I 12が流れる。この電流 I 12は、受信回路 42の抵 抗 81aに接続された高電位回路部から、コイル 52d、及び抵抗 51を通るように接地 へと流れる。

[0061] 同様にトランジスタ 90bがオン状態にされると、抵抗 50に接続されたスィッチ 53a、 コイル 52a、ツイストペアケーブル 40内の信号線 60を介して、送信回路 39のトランジ スタ 90bを通るように、高電位回路部力電流が流れる。この電流がコイル 52aに流 れると、その電流に起因する磁界がコイル 52a周辺に発生する。この時、発生した磁 界の影響を受けるように配置されたコイル 52cには、発生した磁界を打ち消しあうよう な磁界を作る方向に電流が流れる。この電流は、受信回路 42の抵抗 8 lbに接続され た高電位回路部から、コイル 52c、及び抵抗 51を通るように接地へと流れる。

[0062] その結果、受信回路 42の 2つの nチャネル FETのいずれ力 1つがオン状態になり、 2つの nチャネル FETを流れる電流が変化することにより信号が伝送される。つまり、 図 6に示した送受信回路が CMLの場合と同様の電圧が、受信回路 42の nチャネル FETに印加される事になる。その結果、第 1の差動信号の CMLが、第 2の差動信号 の CMLとして伝送される。

[0063] 次に、図 5に第 1の差動信号が LVDSの場合、つまり送信回路 39が LVDSの場合 の信号の流れの詳細を示し、以下に説明する。

[0064] 図 5に示すように LVDSの送信回路 39は、上述した図 7の送信回路 75と同様の構

成である。また、送信回路 39の 2つの pチャネル FETは、それぞれトランジスタ 9 la及 び 91b、 2つの nチャネル FETは、それぞれトランジスタ 92a及び 92bとする。さらに、 送信回路 39のトランジスタ 9 la及び 9 lbと、トランジスタ 92a及びトランジスタ 92bと、 力もなる 2つの直列回路における接続点カも延出した信号線 62と信号線 63は、それ ぞれツイストペアケーブル 40と接続される。この送信回路 39が LVDSの場合、スイツ チ 53a及びスィッチ 53bは、オフ状態にされ、開いている。

[0065] そして、第 1の差動信号としての LVDSは、上述した LVDSの送受信回路と同様に 、トランジスタ 9 la及びトランジスタ 92bと、トランジスタ 9 lb及びトランジスタ 92aと、を 交互にオンオフすることによって伝送される。

[0066] 例えば送信回路 39のトランジスタ 9 lb及びトランジスタ 92aがオン状態にされると、 トランジスタ 91b、ツイストペアケーブル 40内の信号線 62、コイル 52a、コイル 52b、ッ ィストペアケーブル 40内の信号線 63、及びトランジスタ 92aを通るように、送信回路 部 39の高電位回路部から電流 I 21が流れる。この電流 I 21力コイル 52a及びコイル 52b に流れると、電流 I 21に起因する磁界が発生する。この時、発生した磁界の影響を受 けるように配置されたコイル 52c及び 52dには、発生した磁界を打ち消しあうような磁 界を作る方向に電流 I 22が流れる。

[0067] 同様に、トランジスタ 91a及びトランジスタ 92bがオン状態にされると、トランジスタ 91 a、ツイストペアケーブル 40内の信号線 63、コイル 52b、コイル 52a、ツイストペアケー ブル 40内の信号線 62、及びトランジスタ 92bを通るように、送信回路部 39の高電位 回路部から電流が流れる。つまり、コイル 52b及びコイル 52aにおける電流の方向は 、電流 I 21とは逆方向であり、コイル 52c及び 52dには、電流 I 22とは逆方向の電流が流 れること〖こなる。

[0068] その結果、受信回路 42の 2つの nチャネル FETのどちら力 1つがオン状態になり、 2 つの nチャネル FETを流れる電流が変化することによって信号が伝送される。つまり、 受信回路 42の 2つの nチャネル FETに、図 4の送信回路 39が CMLの場合と同様の 電圧が印加されることになる。その結果、第 1の差動信号の LVDSが、第 2の差動信 号の CMLとして伝送される。

[0069] さらに一対のコンデンサ 54は、受信回路 42において適切なバイアス電圧を加算す

ることによって、差動信号の CMLと LVDSとのオフセット電圧の違、を吸収する役割 を果たす。

[0070] 以上のように、本実施の形態によれば、伝送回路 41は、送信側から送信される第 1 の差動信号が CMLもしくは LVDSのいずれであったとしても、第 2の差動信号の C MLとして受信側が受信可能であるように伝送することができる。その結果、本実施の 形態における信号伝送回路としての伝送回路 41は、従来に比べて簡易な構成によ り、信号規格が各々異なる複数の差動信号による通信を行うことが可能である。

[0071] また、本実施の形態によれば、複数の異なる差動信号を所定の差動信号に変換し て伝送することが可能な信号伝送回路を備えた内視鏡装置を提供することができる。 そのため、内視鏡 10における回路設計の自由度が上がる。

[0072] さらに、本実施の形態によれば、再生 CLKに基づヽたデジタル撮像信号を、処理 CLKに基づいたデジタル撮像信号に変換することが可能である。

[0073] なお、本実施の形態において、 PZS変換回路 38が、例えば複数の互いに特徴の 異なる内視鏡 10にそれぞれ固有の光学情報等、を加えたシリアル信号を生成しても よい。この場合、 CCU11内において、受信した情報に基づいて映像処理回路 45が 行う映像処理に補正制御を加えるようにする。

[0074] また、本実施の形態にお!、て、対物レンズ 16によって得られた光学像を、分光プリ ズムを介して赤、青及び緑の光に分光し、各々の光を 3つの撮像素子で撮像して、力 ラー画像を得るような構成にしてもよい。この場合、図 2に示すような、撮像信号を内 視鏡 10から CCU11へ伝送する伝送経路は、並列 3系統になる。

[0075] また、複数の伝送経路の各々のツイストペアケーブル 40の長さ、基板上の差動パタ ーンの長さ等、の違いにより伝送経路それぞれの送受信時間が異なり、時間差が生 じることがある。この場合、本実施の形態のように、書き込みのタイミングを撮像信号と 共に送信する HD1に基づいて生成する構成にすれば、発生する時間差を調整可能 である。

[0076] さらに、本実施の形態において、ラインメモリ 44は、マルチポート RAM、もしくはデ ュアルポート RAMに限定されるものではなぐ同様の機能を持った種々の記憶装置 によって構成してもよい。

[0077] なお、本実施の形態にぉ、て、ラインメモリ 44ではなぐ再生 CLKに基づ、たデジ タル撮像信号から、異なる CLKに基づヽたデジタル撮像信号を生成する手段を用 いてもよい。

[0078] また、本発明の信号伝送回路は、種々の信号伝送装置における中継器、もしくは 接続端子として構成してもよヽ。

[0079] さらに、本発明は、上述した実施の形態に限定されるものではなぐ本発明の要旨 を変えない範囲において、種々の変更、改変等が可能である。

[0080] 本出願は、 2005年 7月 4日に日本国に出願された特願 2005— 195409号を優先 権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の 範囲、図面に引用されたものとする。