WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007003987) DEVICE AND METHOD FOR EXECUTING A DMA TASK
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/003987    International Application No.:    PCT/IB2005/052176
Publication Date: 11.01.2007 International Filing Date: 30.06.2005
IPC:
G06F 13/28 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 7700 West Parmer Lane, Austin, TX 78729 (US) (For All Designated States Except US).
SHASHA, Uri [IL/IL]; (IL) (For US Only).
GURFINKEL, Sagi [IL/IL]; (IL) (For US Only).
HASSID, Gilad [IL/IL]; (IL) (For US Only).
KAHN, Eran [IL/IL]; (IL) (For US Only)
Inventors: SHASHA, Uri; (IL).
GURFINKEL, Sagi; (IL).
HASSID, Gilad; (IL).
KAHN, Eran; (IL)
Priority Data:
Title (EN) DEVICE AND METHOD FOR EXECUTING A DMA TASK
(FR) DISPOSITIF ET PROCEDE POUR L'EXECUTION D'UNE TACHE D'ACCES DIRECT EN MEMOIRE
Abstract: front page image
(EN)A method (700) for executing a DMA task, the method includes receiving (750) a request to execute a DMA task; the method characterized by including: defining (710) inter-buffer jumping points at substantially an end of one or more dimensions of each multidimensional buffer out of a plurality of multidimensional buffers; and executing (770) multiple DMA sub-tasks, wherein the executing includes jumping between buffers at the inter­buffer jumping points. A device (90) that includes at least one memory unit (94, 93) and a DMA controller (100) adapted to access the memory unit; the device (90) is characterized by being adapted to implement multidimensional buffers within the at least one memory unit (94); wherein the DMA controller (100) is adapted to execute multiple DMA sub-tasks, wherein the execution comprises jumping between buffers at inter-buffer jumping points; and wherein the inter-buffer jumping points are defined at substantially an end of one or more dimensions of each multidimensional buffer out of a plurality of multidimensional buffers.
(FR)La présente invention a trait à un procédé (700) pour l'exécution d'une tâche d'accès direct en mémoire, le procédé comprenant la réception (750) d'une requête pour l'exécution d'une tâche d'accès direct en mémoire. Le procédé se caractérise en ce qu'il comprend: la définition (710) de points de sauts entre mémoires tampons sensiblement au niveau d'une extrémité d'une ou de plusieurs dimensions de chaque mémoire tampon multidimensionnel parmi une pluralité de mémoires tampons multidimensionnels; et l'exécution (770) d'une pluralité de sous-tâches d'accès direct en mémoire, l'exécution comprenant le saut entre des mémoires tampons au niveau des points de saut entre mémoires tampons. L'invention a également trait à un dispositif (90) comportant au moins une unité de mémoire (94, 93) et un contrôleur de tâches d'accès direct en mémoire. Le dispositif (90) se caractérise en ce qu'il est adapté pour la mise en oeuvre des mémoires tampons multidimensionnels au sein d'au moins une unité de mémoire (94); le contrôleur de tâches d'accès direct en mémoire (100) étant adapté pour l'exécution d'une pluralité de sous-tâches d'accès direct en mémoire, et l'exécution comprenant le saut entre mémoires tampons au niveau des points de sauts entre mémoires tampons; et les points de saut entre mémoires tampons étant définis sensiblement au niveau d'une extrémité d'une ou de plusieurs dimensions de chaque mémoire tampon parmi une pluralité de mémoires tampons multidimensionnels.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)