WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007002801) SYSTEM AND METHOD OF CONTROLLING POWER IN A MULTI-THREADED PROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/002801    International Application No.:    PCT/US2006/025299
Publication Date: 04.01.2007 International Filing Date: 27.06.2006
IPC:
G06F 9/38 (2006.01), G06F 1/32 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; 5775 Morehouse Drive, San Diego, CA 92121 (US) (For All Designated States Except US).
ANDERSON, William, C. [US/US]; (US) (For US Only)
Inventors: ANDERSON, William, C.; (US)
Agent: WADSWORTH, Philip, R.; 5775 Morehouse Drive, San Diego, CA 92121 (US)
Priority Data:
11/167,973 27.06.2005 US
Title (EN) SYSTEM AND METHOD OF CONTROLLING POWER IN A MULTI-THREADED PROCESSOR
(FR) SYSTEME ET PROCEDE DE COMMANDE DE PUISSANCE DANS UN PROCESSEUR MULTIFILS
Abstract: front page image
(EN)A multithreaded processor device is disclosed and includes a plurality of execution units to execute a plurality of program threads and includes a global low power detection circuit. The global low power detection circuit includes an input that is responsive to each of the plurality of program threads. The input indicates an execution activity level for each of the plurality of program threads. The global low power detection circuit further comprises logic to evaluate the activity level of each of the plurality of program threads. The logic provides a power level signal. Additionally, the global low power detection circuit includes an output that is responsive to the power level signal. The output is coupled to one or more global resources within the multithreaded processor and the output selectively controls an amount of power provided to the one or more global resources.
(FR)La présente invention a trait à un dispositif de processeur multifils comportant une pluralité d'unités d'exécution pour l'exécution d'une pluralité de fils de programmes et comportant un circuit de détection de faible puissance globale. Le circuit de détection de faible puissance globale comporte une entrée qui est sensible à chacun de la pluralité de fils de programmes. L'entrée indique un niveau d'activité d'exécution pour chacun de la pluralité de fils de programmes. Le circuit de détection de faible puissance globale comporte également une logique pour évaluer le niveau d'activité de chacun de la pluralité de fils de programmes. La logique fournit un signal de niveau de puissance. En outre, le circuit de détection de faible puissance globale comporte une sortie qui est sensible au signal de niveau de puissance. La sortie est reliée à une ou des ressources globales au sein du processeur multifils et la sortie assure la commande sélective d'une quantité de puissance fournie à une ou des ressources globales.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)