WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007002550) PRIMITIVES TO ENHANCE THREAD-LEVEL SPECULATION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/002550    International Application No.:    PCT/US2006/024727
Publication Date: 04.01.2007 International Filing Date: 23.06.2006
IPC:
G06F 9/38 (2006.01), G06F 9/46 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, California 95052 (US) (For All Designated States Except US).
JACOBSON, Quinn [US/US]; (US) (For US Only).
WANG, Hong [US/US]; (US) (For US Only).
SHEN, John [US/US]; (US) (For US Only).
CHINYA, Gautham [IN/US]; (US) (For US Only).
HAMMERLUND, Per [SE/US]; (US) (For US Only).
ZOU, Xiang [CN/US]; (US) (For US Only).
BIGBEE, Bryant [US/US]; (US) (For US Only).
KAUSHKI, Shivnandan [IN/US]; (US) (For US Only)
Inventors: JACOBSON, Quinn; (US).
WANG, Hong; (US).
SHEN, John; (US).
CHINYA, Gautham; (US).
HAMMERLUND, Per; (US).
ZOU, Xiang; (US).
BIGBEE, Bryant; (US).
KAUSHKI, Shivnandan; (US)
Agent: VINCENT, Lester J.; BLAKELY SOKOLOFF TAYLOR & ZAFMAN, 12400 Wilshire Boulevard, 7th Floor, Los Angeles, California 90025 (US)
Priority Data:
11/165,639 23.06.2005 US
Title (EN) PRIMITIVES TO ENHANCE THREAD-LEVEL SPECULATION
(FR) PRIMITIVES PERMETTANT D'OBTENIR UNE MEILLEURE SPECULATION AU NIVEAU DES FILS
Abstract: front page image
(EN)A processor may include an address monitor table and an atomic update table to support speculative threading. The processor may also include one or more registers to maintain state associated with execution of speculative threads. The processor may support one or more of the following primitives: an instruction to write to a register of the state, an instruction to trigger the committing of buffered memory updates, an instruction to read the a status register of the state, and/or an instruction to clear one of the state bits associated with trap/exception/interrupt handling. Other embodiments are also described and claimed.
(FR)L'invention concerne un processeur pouvant comprendre une table de contrôle d'adresse et une table de mise à jour atomique pour prendre en charge un enfilage spéculatif. Ce processeur peut également comprendre un ou plusieurs registres permettant de maintenir un état associé à l'exécution de fils spéculatifs. Le processeur peut prendre en charge une ou plusieurs des primitives suivantes : une instruction pour écrire à un registre de l'état, une instruction pour déclencher l'archivage de mises à jour de mémoire tampon, une instruction pour lire un registre d'état de l'état, et/ou une instruction pour effacer un des bits d'état associé à la gestion de déroutements/d'exceptions/d'interruptions. L'invention concerne également d'autres modes de réalisation.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)