Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007001018) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE ASSEMBLY
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/001018 International Application No.: PCT/JP2006/312882
Publication Date: 04.01.2007 International Filing Date: 28.06.2006
IPC:
H01L 23/29 (2006.01) ,H01L 23/12 (2006.01) ,H01L 23/31 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
28
Encapsulation, e.g. encapsulating layers, coatings
29
characterised by the material
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
12
Mountings, e.g. non-detachable insulating substrates
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
L
SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
23
Details of semiconductor or other solid state devices
28
Encapsulation, e.g. encapsulating layers, coatings
31
characterised by the arrangement
Applicants:
ローム株式会社 ROHM CO., LTD. [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町21番地 Kyoto 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP (AllExceptUS)
葛西 正樹 KASAI, Masaki [JP/JP]; JP (UsOnly)
宮田 修 MIYATA, Osamu [JP/JP]; JP (UsOnly)
Inventors:
葛西 正樹 KASAI, Masaki; JP
宮田 修 MIYATA, Osamu; JP
Agent:
稲岡 耕作 INAOKA, Kosaku; 〒5410054 大阪府大阪市中央区南本町2丁目6番12号 サンマリオンNBFタワー21階 あい特許事務所内 Osaka c/o AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS, Sun Mullion NBF Tower, 21st Floor 6-12, Minamihommachi 2-chome Chuo-ku, Osaka-shi Osaka 541-0054, JP
Priority Data:
2005-18957129.06.2005JP
2005-18957229.06.2005JP
Title (EN) SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE ASSEMBLY
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON ASSEMBLAGE
(JA) 半導体装置および半導体装置集合体
Abstract:
(EN) Disclosed are a semiconductor device wherein warping of a semiconductor chip due to a sudden temperature change can be prevented without increasing the thickness, and a semiconductor device assembly. The semiconductor device comprises a semiconductor chip, a front side resin layer formed on the front surface of the semiconductor chip by using a first resin material, and a back side resin layer formed on the back surface of the semiconductor chip by using a second resin material having a higher thermal expansion coefficient than the first resin material. The back side resin layer is formed thinner than the front side resin layer.
(FR) La présente invention concerne un dispositif à semi-conducteurs. Dans celui-ci, le voile d’une puce à semi-conducteurs causé par un brusque changement de température peut être empêché sans augmenter l’épaisseur. L’invention concerne également l'assemblage du dispositif à semi-conducteurs. Le dispositif à semi-conducteurs comprend une puce à semi-conducteurs, une couche de résine avant formée sur la surface avant de la puce à semi-conducteurs par l’utilisation d’un premier matériel de résine, et une couche de résine arrière formée sur la surface arrière de la puce à semi-conducteurs par l’utilisation d’un second matériel de résine présentant un coefficient de dilatation thermique supérieur par rapport au premier matériel de résine. La couche de résine arrière est formée de manière à être plus mince par rapport à la couche de résine avant.
(JA)  厚みの増大を招くことなく、急激な温度変化に起因する半導体チップの反りを防止できる半導体装置および半導体装置集合体を提供する。半導体装置は、半導体チップと、前記半導体チップの表面上に、第1樹脂材料を用いて形成された表面側樹脂層と、前記半導体チップの裏面上に、前記第1樹脂材料よりも大きな熱膨張係数を有する第2樹脂材料を用いて、前記表面側樹脂層よりも薄く形成された裏面側樹脂層とを備える。
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)
Also published as:
KR1020080031192US20090121347CN101213658