WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007000852) ABRASIVE AND PROCESS FOR PRODUCING SEMICONDUCTOR INTEGRATED-CIRCUIT UNIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/000852    International Application No.:    PCT/JP2006/309582
Publication Date: 04.01.2007 International Filing Date: 12.05.2006
IPC:
H01L 21/304 (2006.01), B24B 37/00 (2012.01), C09K 3/14 (2006.01)
Applicants: ASAHI GLASS COMPANY, LIMITED [JP/JP]; 12-1, Yurakucho 1-chome, Chiyoda-ku, Tokyo 1008405 (JP) (For All Designated States Except US).
AGC SEIMI CHEMICAL CO., LTD. [JP/JP]; 3-2-10, Chigasaki, Chigasaki-shi Kanagawa 2538585 (JP) (For All Designated States Except US).
TAKEMIYA, Satoshi [JP/JP]; (JP) (For US Only)
Inventors: TAKEMIYA, Satoshi; (JP)
Agent: SENMYO, Kenji; 4th Floor, SIA Kanda Square 17, Kanda-konyacho Chiyoda-ku, Tokyo 1010035 (JP)
Priority Data:
2005-188284 28.06.2005 JP
Title (EN) ABRASIVE AND PROCESS FOR PRODUCING SEMICONDUCTOR INTEGRATED-CIRCUIT UNIT
(FR) ABRASIF ET PROCESSUS POUR PRODUIRE UNE UNITÉ DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS
(JA) 研磨剤および半導体集積回路装置の製造方法
Abstract: front page image
(EN)In the polishing of a surface to be polished in the production of semiconductor integrated-circuit units, it is intended to obtain a planar surface of insulation layer having a built-in metal wiring. It is further intended to obtain a semiconductor integrated-circuit unit with highly planarized multilayer structure. In an abrasive for chemomechanical polishing used to polish surfaces to be polished of a semiconductor integrated-circuit unit, there are incorporated abrasive grains (A) of 5 to 300 nm average primary grain diameter exhibiting an in-abrasive association ratio of 1.5 to 5, oxidizer (B), protective film forming agent (C), acid (D), basic compound (E) and water (F).
(FR)La présente invention a pour objet d'obtenir une surface planaire de couche d'isolation ayant un câblage métallique intégré dans le polissage d'une surface à polir lors de la production d'unités de circuits intégrés à semi-conducteurs. Il est également prévu d'obtenir une unité de circuit intégré à semi-conducteurs avec une structure à multicouche rendue essentiellement planaire. Dans un abrasif destiné au polissage chimiomécanique utilisé pour polir des surfaces à polir d'une unité de circuit intégré à semi-conducteurs, sont intégrés des grains abrasifs (A) d'un diamètre principal moyen de 5 à 300 nm, montrant un rapport d'association dans l'abrasif de 1,5 à 5, un agent de combustion (B), un agent de formation de film protecteur (C), un acide (D), un composé de base (E) et de l'eau (F).
(JA) 半導体集積回路装置の製造における被研磨面の研磨において、埋め込み金属配線を有する絶縁層の平坦な表面を得ることができる。また、高平坦化された多層構造を持つ半導体集積回路装置を得ることができる。 半導体集積回路装置の被研磨面を研磨するための化学的機械的研磨用研磨剤中に、平均一次粒径が5~300nmの範囲にあり、研磨剤中の会合比が1.5~5の範囲にある砥粒(A)と、酸化剤(B)と、保護膜形成剤(C)と、酸(D)と、塩基性化合物(E)と、水(F)とを含有させる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)