WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2007000809) SEMICONDUCTOR DEVICE AND CONTROL METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2007/000809    International Application No.:    PCT/JP2005/011815
Publication Date: 04.01.2007 International Filing Date: 28.06.2005
IPC:
G11C 16/28 (2006.01)
Applicants: SPANSION LLC [US/US]; One AMD Place, P.O.Box 3453, Sunnyvale California 940883453 (US) (For All Designated States Except US).
Spansion Japan Limited [JP/JP]; 6, Kogyodanchi, Monden-machi, Aizuwakamatsu-shi, Fukushima 9650845 (JP) (For All Designated States Except US).
OGAWA, Akira [JP/JP]; (JP) (For US Only).
YANO, Masaru [JP/JP]; (JP) (For US Only)
Inventors: OGAWA, Akira; (JP).
YANO, Masaru; (JP)
Agent: KATAYAMA, Shuhei; Mitsui Sumitomo Marine Tepco Building 6-1, Kyobashi 1-chome, Chuo-ku Tokyo 1040031 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE AND CONTROL METHOD THEREOF
(FR) DISPOSITIF A SEMI-CONDUCTEUR ET SON PROCEDE DE COMMANDE
(JA) 半導体装置およびその制御方法
Abstract: front page image
(EN)A semiconductor device comprises a first current-voltage conversion circuit (16) connected to a core cell (12) provided in a nonvolatile memory cell array (10), a second current-voltage conversion circuit (26) connected through a reference data line (24) to a reference cell (22), a sense amplifier (18) for sensing the outputs of the first and second current-voltage conversion circuits, a comparison circuit (28) for comparing the voltage value at the reference cell data line with a predetermined voltage value, and a charging circuit (30) for charging the reference cell data line during the precharge period thereof if the voltage value at the reference cell data line is lower than the predetermined voltage value. A control method of the semiconductor device is also disclosed. The semiconductor device and its control method can reduce the precharge time of the reference cell data line and therefore the data read time.
(FR)L'invention concerne un dispositif à semi-conducteur comprenant un premier circuit de conversion (19) de courant-tension connecté à une cellule centrale (12) d'un réseau (10) de cellules mémoire, un second circuit de conversion (26) de courant-tension connecté via une ligne de données (24) de référence à une cellule de référence (22), un amplificateur de détection (18) permettant de détecter les sorties des premier et second circuits de conversion de courant-tension, un circuit de comparaison (28) permettant de comparer une valeur de tension au niveau de la ligne de données de cellule de référence avec une valeur de tension prédéterminée, et un circuit de charge (30) permettant de charger la ligne de données de cellule de référence pendant sa période de précharge lorsque la valeur de tension au niveau de cette ligne de données de cellule de référence est inférieure à la valeur de tension prédéterminée. L'invention concerne également un procédé de commande du dispositif à semi-conducteur. Ledit dispositif à semi-conducteur et son procédé de commande permettent de réduire le temps de précharge de la ligne de données de cellule de référence et donc le temps de lecture des données.
(JA)本発明は、不揮発性メモリセルアレイ内(10)に設けられたコアセル(12)に接続された第1の電流電圧変換回路(16)と、レファレンスセル(22)にレファレンスセルデータライン(24)を介し接続された第2の電流電圧変換回路(26)と、第1の電流電圧変換回路の出力と、第2の電流電圧変換回路の出力とをセンシングするセンスアンプ(18)と、レファレンスセルデータラインの電圧値と所定電圧値と比較する比較回路(28)と、レファレンスセルデータラインのプリチャージの際、レファレンスセルデータラインの電圧値が所定電圧値より低ければ、レファレンスセルデータラインをチャージするチャージ回路(30)と、を具備する半導体装置およびその制御方法である。本発明によれば、レファレンスセルデータラインのプリチャージ時間を短縮し、データの読み出し時間を短縮することができる。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)