Search International and National Patent Collections
Some content of this application is unavailable at the moment.
If this situation persists, please contact us atFeedback&Contact
1. (WO2007000806) SEMICONDUCTOR INTEGRATED CIRCUIT DEVELOPMENT SUPPORT SYSTEM
Latest bibliographic data on file with the International Bureau

Pub. No.: WO/2007/000806 International Application No.: PCT/JP2005/011798
Publication Date: 04.01.2007 International Filing Date: 28.06.2005
IPC:
G01R 31/28 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
Applicants:
ジェネシス・テクノロジー株式会社 Genesis Technology Inc. [JP/JP]; 〒6770052 兵庫県西脇市和田町75番地 Hyogo 75 Wada-cho, Nishiwaki-shi Hyogo 6770052, JP (AllExceptUS)
佐藤 正幸 SATOH, Masayuki [JP/JP]; JP (UsOnly)
Inventors:
佐藤 正幸 SATOH, Masayuki; JP
Agent:
磯野 道造 ISONO, Michizo; 〒1020093 東京都千代田区平河町2丁目7番4号 砂防会館別館内 磯野国際特許商標事務所気付 Tokyo c/o Isono International Patent Office Sabo Kaikan Annex 7-4, Hirakawa-cho 2-chome Chiyoda-ku, Tokyo 1020093, JP
Priority Data:
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVELOPMENT SUPPORT SYSTEM
(FR) SYSTÈME DE SUPPORT DE DÉVELOPPEMENT DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS
(JA) 半導体集積回路開発支援システム
Abstract:
(EN) A semiconductor integrated circuit development support system includes a control device of a fiduciary of a test of a semiconductor integrated circuit by using a tester and a terminal device of a client of the test connected to the control device via a network. When the control device receives a test program of a semiconductor integrated circuit from the terminal device, the control device analyzes an arbitrary part of the test program to extract tester operation data and compares the operation data to specification of each tester stored in advance, thereby extracting a usable tester. The control device transmits it to the terminal device.
(FR) La présente invention concerne un système de support de développement de circuit intégré à semi-conducteurs qui comprend un dispositif de commande d'un fiduciaire d'un test d'un circuit intégré à semi-conducteurs en utilisant un testeur et un dispositif terminal d'un client du test relié au dispositif de commande via un réseau. Lorsque le dispositif de commande reçoit un programme test d'un circuit intégré à semi-conducteurs du dispositif terminal, le dispositif de commande analyse une partie arbitraire du programme de test pour extraire les données de l'opération du testeur et compare les données d'opération à la spécification de chaque testeur, conservé à l'avance, pour extraire ainsi un testeur utilisable. Le dispositif de commande les transmet au dispositif terminal.
(JA)  本発明に係る半導体集積回路開発支援システムは、テスタによる半導体集積回路のテストの受託者が保有する制御装置と、前記テストの依頼者が保有し制御装置とネットワークを介して接続された端末装置とを備え、制御装置は、端末装置から半導体集積回路のテストプログラムを受信した場合、そのテストプログラムの任意の一部を解析してテスタの動作用データを抽出し、その動作用データと予め記憶された各テスタの仕様とを比較することで、使用可能なテスタを抽出し、端末装置に送信する。
front page image
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)