Processing

Please wait...

Settings

Settings

1. WO2007000798 - SEMICONDUCTOR DEVICE

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters
明 細書

半導体装置

技術分野

[0001] 本発明は、半導体装置技術に関し、特に、 ICカード等のようなカード型情報媒体に 用いる半導体装置に適用して有効な技術に関するものである。

背景技術

[0002] ICカードやメモリカード等のようなカード型情報媒体は、小型で薄く軽量なため、携 帯性、可搬性および利便性に優れ、様々な分野での普及が進められている。

[0003] ICカードは、キャッシュカードサイズのプラスチック製薄板に ICチップを埋め込み、 情報を記録可能にしたカード型情報媒体である。 ICカードは、認証性および耐タン パー性に優れる等の理由から、例えばクレジットカード、キャッシュカード、 ETC (Elec tronic Toll Collection system)システム用カード、定期券、携帯電話用カードまたは 認証カード等、金融、交通、通信、流通および認証等の高いセキュリティ性が要求さ れる分野での普及が進んでいる。このような ICカードについては、例えば特開 2001 — 357376号公報(特許文献 1)の図 9には、枠カードの開口部にブリッジを設けて SI M (Subscriber Identify Module)型カードを固定した構成が開示されている。

[0004] 一方、上記メモリカードは、記憶媒体としてフラッシュメモリを採用するカード型情報 媒体である。メモリカードは、 ICカードよりも小型で、しかも大容量の情報を高速で書 き込みおよび読み出しすることが容易であるために、例えばデジタルカメラ、ノート型 パーソナルコンピュータ、携帯型音楽プレーヤー、携帯電話等のような可搬性が要 求される携帯型情報機器の記録メディアとして普及して、る。代表的なメモリカード規 格には、 SD (Secure Digital)メモリカード(SDカード協会で規格ィ匕された規格がある) 、 miniSD、 MMC (Multi Media Card, Infine on TechnologiesAGの登録商標で ある)、 RS— MMC (Reduced Size MMC)等がある。このようなメモリカードについて は、例えば国際特許公開番号 WO 02/099742 A1 (特許文献 2)に記載があり、 セキュリティ性の向上を目的として、フラッシュメモリチップと、セキュリティ処理を実行 可能な ICカードチップと、これらチップの回路動作を制御するコントローラチップとを

備えるメモリカードの構成が開示されている。

特許文献 1:特開 2001— 357376号公報(図 9等)

特許文献 2 :国際特許公開番号 WO 02/099742 A1

発明の開示

発明が解決しょうとする課題

[0005] ところで、本発明者は、 ICカードの機能とメモリカードの機能とを融合することで、 IC カードの機能の向上を図ることを検討した。その結果、 ICカードの機能とメモリカード の機能とを有する機能および信頼性の高いカード型情報媒体を如何にして効率良く 提供するかが重要な課題であることを見出した。

[0006] 本発明の目的は、 ICカードの機能とメモリカードの機能とを有する機能および信頼 性の高いカード型情報媒体を効率良く提供することのできる技術を提案することにあ る。

[0007] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添 付図面から明らかになるであろう。

課題を解決するための手段

[0008] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

[0009] 本発明は、カード型情報媒体のメモリカードの機能を持つ半導体装置において、配 線基板と、前記配線基板の主面に実装されたメモリカード機能を持つ半導体チップと 、前記半導体チップを封止する榭脂封止体とを備え、前記配線基板の主面の一部に は前記半導体チップと電気的に接続される複数の端子が配置されており、前記複数 の端子の少なくとも 1つの端子の一部は前記榭脂封止体の外に露出されているもの である。

発明の効果

[0010] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に 説明すれば以下のとおりである。

[0011] すなわち、 ICカードの機能とメモリカードの機能とを有する機能および信頼性の高 V、カード型情報媒体を効率良く提供することができる。

図面の簡単な説明

[図 1]本発明の一実施の形態である半導体装置を有する ICカードの第 1主面の全体 平面図である。

[図 2]図 1の ICカードの第 1主面の反対面の第 2主面の全体平面図である。

[図 3]図 1および図 2の ICカードの側面図である。

[図 4]ICカードチップの第 2主面の全体平面図である。

[図 5]図 4の ICカードチップの内部を第 1主面側力も透力して見た全体平面図である

[図 6]図 5の XI— XI線の断面図である。

[図 7]ICカードチップの配線接続の説明図である。

[図 8]ICカードチップの配線基板の第 1主面の全体平面図である。

[図 9]ICカードチップの榭脂封止体の形成状態の変形例を示す ICカードチップの第

1主面の全体平面図である。

[図 10]図 9の ICカードチップの側面図である。

[図 11]ICカードチップの榭脂封止体の形成状態の変形例を示す ICカードチップの 第 1主面の全体平面図である。

[図 12]図 11の ICカードチップの側面図である。

[図 13]図 11の ICカードチップを曲げて、る様子を示す説明図である。

[図 14]ICカードチップの榭脂封止体の形成状態の変形例を示す ICカードチップの 第 1主面の全体平面図である。

[図 15]ICカードチップ内の ICチップに形成された ICカードマイコン回路の一例の説 明図である。

[図 16]ICカードチップ内の半導体装置に形成されたインタフェースコントローラ回路 の一例の説明図である。

[図 17]本発明の一実施の形態である半導体装置を有する ICカードチップの製造ェ 程中における配線基板形成用のテープの第 1主面側の要部拡大平面図である。

[図 18]図 17に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 19]図 18に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 20]図 19に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 21]図 20に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

圆 22]本発明の一実施の形態である半導体装置の全体斜視図である。

圆 23]図 22の半導体装置を上面力も見た平面図である。

圆 24]図 22の半導体装置を裏面力も見た平面図である。

圆 25]図 22の半導体装置の内部を上面側から透力して見た全体平面図である。

[図 26]図 25の X2— X2線の断面図である。

[図 27]図 25の半導体装置の要部拡大平面図である。

[図 28]図 27の X3—X3破線の断面図である。

圆 29]図 22の半導体装置の外部端子の平面図である。

[図 30]図 22の半導体装置における中継配線を用いた半導体チップ間のワイヤ接続 の一例を示す斜視図である。

圆 31]図 22の半導体装置の半導体チップのワイヤ接続の他の例を示す斜視図であ る。

[図 32]図 31の半導体装置の半導体チップのワイヤ接続例の側面図である。

[図 33]ボンディングワイヤによるダメージの緩和対策の一例を示す半導体チップの要 部断面図である。

[図 34]ボンディングワイヤによるダメージの緩和対策の他の例を示す半導体チップの 要部断面図である。

[図 35]図 27の半導体装置の半導体チップのワイヤ接続のさらに他の例を示す斜視 図である。

[図 36]図 35の半導体装置の半導体チップのワイヤ接続例の側面図である。

圆 37]図 22の半導体装置の製造工程中の配線基板母体の第 1主面側の全体平面 図である。

圆 38]図 37に続く半導体装置の製造工程中の配線基板母体の第 1主面側の全体平 面図である。

圆 39]図 38に続く半導体装置の製造工程中の配線基板母体の断面図である。 圆 40]図 39に続く半導体装置の製造工程中の配線基板母体の断面図である。

[図 41]図 40の段階の半導体装置の製造工程中の配線基板母体の要部拡大断面図 である。

圆 42]図 41に続く半導体装置の製造工程である封止榭脂注入工程時における封止 榭脂を流し込む方向と金型のキヤビティ内の空気が外部に抜ける方向を示した配線 基板母体の第 1主面の全体平面図である。

[図 43]図 42の変形例を示す配線基板母体の第 1主面の全体平面図である。

圆 44]図 41および図 42に続く半導体装置の製造工程中の配線基板母体の断面図 である。

圆 45]図 44に続く半導体装置の製造工程中の配線基板母体の断面図である。

[図 46]図 45に続く半導体装置の製造工程中の配線基板母体の断面図である。 圆 47]本発明の他の実施の形態である半導体装置を有する ICカードチップの第 2主 面の全体平面図である。

[図 48]図 47の ICカードチップの内部を第 1主面側力も透力して見た全体平面図であ る。

[図 49]図 48の X4— X4線の断面図である。

圆 50]本発明の他の実施の形態である半導体装置を有する ICカードチップの第 2主 面の全体平面図である。

[図 51]図 50の X5— X5線の断面図である。

圆 52]本発明の他の実施の形態である半導体装置を有する ICカードチップの内部を 第 1主面側から透力して見た全体平面図である。

[図 53]図 52の X6— X6線の断面図である。

[図 54]ICカードチップの厚さの説明図である。

[図 55]図 52の ICカードチップの厚さの説明図である。

圆 56]本発明の他の実施の形態である半導体装置の全体斜視図である。

[図 57]図 56の半導体装置を上面から見た平面図である。

圆 58]図 56の半導体装置を裏面力も見た平面図である。

[図 59]図 56の半導体装置の内部を上面側から透力して見た全体平面図である。

[図 60]図 59の半導体チップを取り除いた状態で図 59の半導体装置の内部を上面側 力 透力して見た全体平面図である。

[図 61]図 59の半導体装置の要部拡大平面図である。

[図 62]図 61の X7—X7破線の断面図である。

圆 63]本発明の他の実施の形態である半導体装置を有する ICカードチップの内部を 第 1主面側から透力して見た全体平面図である。

[図 64]図 63の ICカードチップの配線基板の第 1主面における ICチップ用の配線の 経路を示す全体平面図である。

[図 65]本発明の他の実施の形態である半導体装置を有する ICカードチップの内部を 第 1主面側から透力して見た全体平面図である。

[図 66]図 65の半導体装置の全体平面図である。

圆 67]本発明の他の実施の形態である半導体装置の全体斜視図である。

[図 68]図 67の半導体装置の裏面の一例の全体平面図である。

[図 69]図 67の半導体装置の裏面の他の例の全体平面図である。

[図 70]図 67の半導体装置の内部を上面側から透力して見た一例の全体平面図であ る。

[図 71]図 70の半導体装置の要部拡大平面図である。

[図 72]図 71の X8—X8破線の断面図である。

[図 73]図 67の半導体装置の内部を上面側から透力して見た他の例の全体平面図で ある。

[図 74]図 73の半導体装置の要部拡大平面図である。

[図 75]図 74の X9—X9破線の断面図である。

[図 76]図 67の半導体装置を有する ICカードチップの内部を第 1主面側力も透力して 見た全体平面図である。

[図 77]図 76の X10—X10線の断面図である。

[図 78]図 67の半導体装置の実装状態の一例の断面図である。

[図 79]図 67の半導体装置の実装状態の他の例の断面図である。

[図 80]図 67の半導体装置の実装状態のさらに他の例の断面図である。

[図 81]本発明の他の実施の形態である半導体装置を有する ICカードチップの内部を 第 1主面側から透力して見た全体平面図である。

[図 82]図 81の XI I— XI I線の断面図である。

[図 83]図 81および図 82の ICカードチップの配線基板の第 2主面にソルダーレジスト を設けた場合における図 81の XI I— XI I線の断面図である。

[図 84]本発明の他の実施の形態である半導体装置を有する ICカードチップの製造 工程中における配線基板形成用のテープの第 1主面側の要部拡大平面図である。

[図 85]図 84に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 86]図 85に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 87]図 86に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 88]図 87に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 89]図 88に続く ICカードチップの製造工程中における配線基板形成用のテープ の第 1主面側の要部拡大平面図である。

[図 90]実装前の半導体装置の断面図である。

[図 91]実装後の半導体装置の断面図である。

[図 92]本発明の他の実施の形態である半導体装置を有する ICカードチップの内部を 第 1主面側から透力して見た全体平面図である。

[図 93]図 92の半導体装置の全体平面図である。

発明を実施するための最良の形態

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまた は実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに 無関係なものではなぐ一方は他方の一部または全部の変形例、詳細、補足説明等 の関係にある。また、以下の実施の形態において、要素の数等 (個数、数値、量、範 囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数 に限定される場合等を除き、その特定の数に限定されるものではなぐ特定の数以上 でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステツ プ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる 場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実 施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示し た場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその 形状等に近似または類似するもの等を含むものとする。このことは、上記数値および 範囲についても同様である。また、本実施の形態を説明するための全図において同 一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り 省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明 する。

[0014] (実施の形態 1)

図 1は本実施の形態 1の半導体装置を有する IC (Integrated Circuit)カード 1の第 1 主面の全体平面図、図 2は図 1の ICカード 1の第 1主面の反対面の第 2主面の全体 平面図、図 3は図 1および図 2の ICカード 1の側面図を示している。なお、符号 Xは第 1方向(ICカード 1の長手方向)を示し、符号 Yは第 1方向に直交する第 2方向(IC力 ード 1の幅方向)を示している。

[0015] ICカード 1は、例えば SIM (Subscriber Identity Module)カードまたは UIM (User Id entity Module)カードと称する加入者識別モジュール (カード型情報媒体)である。 IC カード 1の外形は、例えば長方形状に形成されており、その外形寸法は、例えば 85. 6mm X 54mm X 0. 76mm程度である。

[0016] この ICカード 1の外形を形成する枠体部 laは、例えばポリ塩ィ匕ビュル (PVC)、ポリ カーボネート、ポリオレフイン(ポリプロピレン等)、ポリエチレンテレフタレート(poly eth ylene terephthalate: PET)、ポリエチレンテレフタレート'グリコール(PET— G)また は ABS (アクリル-トリル ·ブタジエン 'スチレン榭脂)等のようなプラスチックにより形 成されている。

[0017] この ICカード 1の枠体部 laの中央力も角部側に離れた位置には、第 1主面および 第 2主面間を貫通する開口部 lbが形成されており、その開口部 lbには、 ICカードチ ップ (ICカード本体) lcが支持部 Idにより枠体部 laに接合され支えられた状態で収 まり良く嵌め込まれている。

[0018] この ICカードチップ (以下、カードチップと、う) lcは、セキュリティ処理を実行可能 な、いわゆる ICカードとしての機能と、 ICカードよりも大容量で高い機能を持つ、いわ ゆるメモリカードとしての機能とを合わせ持つ機能性の高い加入者識別モジュールで ある。すなわち、カードチップ lcは、例えば電話番号や電話帳のような情報が記憶さ れた携帯電話用カードとして使用できる。また、カードチップ lcは、例えばクレジット カード、キャッシュカード、 ETC (Electronic Toll Collection system)システム用カード 、定期券または認証カード等、金融、交通、通信、流通および認証等のように、高い セキュリティ性が要求される様々な分野で使用できる。その上、カードチップ lcは、デ ジタルカメラ、ノート型パーソナルコンピュータ、携帯型音楽プレーヤー、携帯電話等 のような可搬性が要求される携帯型情報機器の記録メディアとしても使用可能な構成 になっている。

[0019] カードチップ lcの外形は、 SIMカードや UIMカードの外形規格に準拠して、例え ば略長方状に形成されており、その前面側の一方の角部はインデックス用に大きく面 取されている。カードチップ lcの外形寸法は、例えば 21. 4mm X 12. 3mm X 0. 7 6mm程度である。カードチップ lcの第 2主面には、 ICカード機能用の ISO準拠の 8 個の外部接続端子 CAと、それ以外のメモリカード機能用の複数の外部接続端子 CB とが露出された状態で配置されている。 ICカード機能用の外部接続端子 CAのうちの 外部接続端子 CA1は、高電位側の回路電圧 (Vcc)供給用端子、外部接続端子 CA 2は、リセット信号端子、外部接続端子 CA3は、クロック信号端子、外部接続端子 CA 4は、将来利用可能なリザーブ端子である。また、外部接続端子 CA5は、基準電位( GND)供給用端子、外部接続端子 CA6は、プログラム (書き込み)供給用端子、外 部接続端子 CA7は、データ入出力信号 IZO端子、外部接続端子 CA8は、将来利

用可能なリザーブ端子である。なお、カードチップ lcはカッターナイフ等のような簡単 な切断工具や人手によって支持部 Idを切断することで切り出せるようになって!/、る。

[0020] 次に、図 4は上記カードチップ lcの第 2主面の全体平面図、図 5は図 4のカードチッ プ lcの内部を第 1主面側力も透力して見た全体平面図、図 6は図 5の XI— XI線の 断面図、図 7はカードチップ lcの配線接続の説明図、図 8はカードチップ lcの配線 基板 2の第 1主面の全体平面図をそれぞれ示している。

[0021] カードチップ lcの配線基板 2は、例えば多層(2層)配線構成を有するテープ基板 またはプリント配線基板等力なり、その厚さ方向に沿って互いに反対側になる第 1 主面と第 2主面とを有している。配線基板 2の絶縁基材 2aは、例えばガラスエポキシ 榭脂またはポリイミド榭脂により形成されている。また、配線基板 2の配線 LI, L2、ダ ィパッド DPおよび上記外部接続端子 CA, CBは、例えば銅 (Cu)力なり、その露出 表面には、例えばニッケル (Ni)下地メツキおよび金 (Au)メツキが施されている。また 、配線基板 2の第 1主面上には、ソルダレジスト SR1が配線 LI, L2を覆うように形成 されている。ソルダレジスト SR1の一部には、配線 LI, L2の一部が露出される開口 部が形成されており、その開口部から露出する配線 LI, L2部分が電極 (接続領域) になっている。この配線基板 2の第 1主面の配線 LI, L2と第 2主面の外部接続端子 CA, CBとは、絶縁基材 2aの第 1、第 2主面間を貫通するスルーホール TH1内の導 体部(例えば銅)を通じて電気的に接続されてヽる。

[0022] このような配線基板 2の第 1主面には、 ICチップ 3と、セミフィニッシュドモジュール(S emi Finished Module :以下、 SFMという) 4とが実装されている。

[0023] ICチップ 3は、例えばシリコン (Si)単結晶を基板とする半導体チップ力もなり、その 主面を上に向けた状態で上記ダイパッド DP上に実装されている。 ICチップ 3は、上 記外部接続端子 CAが配置された端部側寄りに配置されてヽる。この ICチップ 3は、 この ICチップ 3の主面には、例えば ICカードマイコン回路が形成されている。この IC カードマイコン回路は、セキュリティコントローラとしての機能を有する回路であり、例 えば電子決済サービスなどに利用可能な ISOZIEC 15408の評価 ·認証機関による 認証済み機能を実現して、る。この ICチップ 3の主面の複数のボンディングパッド( 外部端子、以下、ノッドという)は、ボンディングワイヤ(以下、ワイヤという) W1を通じ て配線基板 2の第 1主面の配線 LIの上記電極に電気的に接続されている。ワイヤ W 1は、例えば金 (Au)等により形成されている。ワイヤ W1の第 1ボンディングは、 ICチ ップ 3のパッド側で行われ、第 2ボンディングは、配線基板 2の電極側で行われている 。下地に与える衝撃が大きな第 2ボンディングを配線基板 2側で行うことにより、 ICチ ップ 3のワイヤ W1による損傷を防止することができるので、カードチップ 1Cの歩留ま りや信頼性を向上させることができる。

[0024] 上記 SFM4は、メモリカード回路が形成されたモジュールである。 SFM4の上面の 一部には、複数の外部端子 4aが SFM4の外部に露出された状態で配置されている 。 SFM4は、上記複数の外部端子 4aを上に向けた状態で、接着剤 5によって配線基 板 2の第 1主面上に固定されている。 SFM4は、上記外部接続端子 CBの配置領域 側、すなわち、配線基板 2のインデックス用の大きな面取部が形成された端部側寄り に配置されている。また、 SFM4は、上記複数の外部端子 4aの配置領域が ICチップ 3の配置側を向くように配置されている。この SFM4の上記複数の外部端子 4aは、ヮ ィャ W2を通じて配線基板 2の第 1主面の配線 L2の上記電極に電気的に接続されて いる。ワイヤ W2の第 1ボンディングは、配線基板 2の電極側で行われ、第 2ボンディン グは、 SFM4の外部端子 4a側で行われている(リバースボンディング)。図 7に示すよ うに、ワイヤ W2の第 1ボンディングを SFM4の外部端子 4aで行い、第 2ボンディング を配線基板 2の電極で行うこともできる力 SFM4の外部端子 4aと配線基板 2の電極 との距離が近いので、破線 Aで示すように、ワイヤ W2が SFM5の一部に接触し(エリ アタッチ)、配線断線不良や配線短絡不良等が生じる場合がある。これに対して、ワイ ャ W2の第 1ボンディングを配線基板 2の電極側で行!、、第 2ボンディングを SFM4の 外部端子 4a側で行う場合、ワイヤ W2のループを SFM4から遠ざ力るように形成でき るので、 SFM4の外部端子 4aと配線基板 2の電極との距離が近くても、エリアタッチ を生じることなくワイヤボンディングできる。また、ワイヤ W2の第 2ボンディングは第 1 ボンディングに比べると下地に与える衝撃が大きいが、 SFM4の外部端子 4aは ICチ ップ 3のパッドに比べると衝撃に強!、ので特に問題にならな!/、。なお、 SFM4の詳細 な説明は後述する。

[0025] ここで、カードチップ lcは、その第 1、第 2主面に対して交差する方向に曲げながら 外部処理装置のソケットに挿入したり、そのソケットから抜き出したりする場合がある。 その場合に、配線基板 2の第 1主面の中央に、 ICカード機能とメモリカード機能とを 持つモジュールまたは半導体チップを配置してしまうとカードチップ lcの曲げに対し て不利になる。これに対して、本実施の形態 1では、 ICカード機能用の ICチップ 3と、 メモリカード機能用の SFM4とに分けて配置することにより、 ICチップ 3と、 SFM4との 間に曲げに対して有利な領域を確保することができる。

[0026] 上記 ICチップ 3、ワイヤ W1および電極等は、例えばエポキシ系のポッティング榭脂 や紫外線 (UV)硬化榭脂等のような榭脂封止体 6により封止されている。これにより、 ICチップ 3及びワイヤ W1を含む接続部での信頼性を確保できる。また、本実施の形 態 1では、その榭脂封止体 6の一部により、上記 SFM4の外部端子 4a、ワイヤ W2お よび電極等も封止されている。これにより、 SFM4のワイヤ W2を含む接続部分での 信頼性を向上させることができるとともに、 SFM4の固定状態を強化させることもでき る。図 9は榭脂封止体 6の形成状態の変形例を示すカードチップ lcの第 1主面の全 体平面図、図 10は図 9のカードチップ lcの側面図をそれぞれ示している。この図 9お よび図 10に示すように、 SFM4の全周の側面下部に榭脂封止体 6を設けても良い。 これにより、 SFM4の固定状態をさらに強化させることができる。

[0027] また、上記のようにカードチップ lcを曲げる場合があることを考慮すると、榭脂封止 体 6は、例えばシリコーンゲル等のように機械的な力に対して弾性能力の高、プラス チック材料により形成することが好ましい。これにより、カードチップ lcを曲げたときに 榭脂封止体 6に割れや亀裂が生じるのを抑制または防止できる。また、カードチップ lcの曲げを考慮して、図 6および図 8に示すように、 ICチップ 3と SFM4との間の榭脂 封止体 6部分を平面的にも断面的にも他の部分よりも窪ませても良い。図 11は脂封 止体 6の形成状態の変形例を示すカードチップ lcの第 1主面の全体平面図、図 12 は図 11のカードチップ lcの側面図、図 13は図 11のカードチップ lcを曲げている様 子を示している。この図 11および図 12に示すように、榭脂封止体 6を ICチップ 3と SF M4とで完全に分離しても良い。これにより、図 11の破線で示すように、 ICチップ 3と SFM4との間に曲げに有利な領域 Bを確保できるので、図 13に示すようなカードチッ プ lcの曲げに対して有利な構造にすることができる。また、図 14は榭脂封止体 6の 形成状態の変形例を示すカードチップ lcの第 1主面の全体平面図を示して、る。榭 脂封止体 6を ICチップ 3側と SFM4側とで完全に分離するために、図 14に示すように 、 SFM4の配置を、図 8等で示したものに対して 180度反転させても良い。すなわち 、 SFM4は、その複数の外部端子 4aが、配線基板 2のインデックス用の大きな面取 部が形成された端部側を向くように配置されている。これにより、榭脂封止体 6を ICチ ップ 3側と SFM4側とで完全に分離することができ、図 14の破線で示すように、 ICチ ップ 3と SFM4との間に曲げに有利な領域 Bを確保できるので、カードチップ lcの曲 げに対して有利な構造にすることができる。ここで、榭脂封止体 6を ICチップ 3側と SF M4側とで完全に分離した場合、例えば ICチップ 3側の榭脂封止体 6は耐腐食性等 のような信頼性の確保を目的とした材料で形成され、 SFM4側の榭脂封止体 6は SF M4の接着強度の確保を目的とした材料で形成する等、 ICチップ 3側の榭脂封止体 6と、 SFM4側の榭脂封止体 6とをそれぞれ材料や成分を変えるようにしても良、。

[0028] このような配線基板 2の第 1主面側には、図 6および図 13に示すように、上記 ICチッ プ 3および SFM4等を覆うようにキャップ 7が被さっている。キャップ 7は、上記 ICカー ド 1の枠体部 la等と同一の材料により形成されている。キャップ 7と配線基板 2とはそ れらの間に充填された接着剤 8によりしっカゝりと接合されている。

[0029] 次に、図 15は、上記 ICチップ 3に形成された ICカードマイコン回路の一例を示して いる。 ICカードマイコン回路 10は、 CPU (Central Processing Unit) 10a、ワーク RA M (Random Access Memory)としての RAM 10b、タイマ 10c、 EEPROM (Electricall y Erasable Programmable Read Only Memory) 10d、コプロセッサユニット 10e、マスク ROM10f、システムコントロールロジック 10g、入出力ポート(IZOポート) 10h、デー タバス 10i、アドレスバス 10jおよびその他の演算回路等のような集積回路を有してい る。

[0030] 上記マスク ROMlOfは CPUlOaの動作プログラム(暗号化プログラム、復号プログ ラム、インタフェース制御プログラム等)およびデータを格納するのに利用される。上 記 RAMlObは CPUlOaのワーク領域またはデータの一時記憶領域とされ、例えば SRAM若しくは DRAMからなる。 I/Oポート 10hに ICカードコマンドが供給されると 、システムコントロールロジック 10gがこれをデコードし、当該コマンドの実行に必要な

処理プログラムを CPUlOaに実行させる。すなわち、 CPUlOaは、システムコントロー ルロジック 10gから指示されるアドレスでマスク ROMlOfをアクセスして命令をフェツ チし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチや データ演算を行う。上記コプロセッサユニット 10eは CPUlOaの制御に従って RSAや 楕円曲線暗号演算における剰余演算処理などを行う。

[0031] IZOポート 10hは 1ビットの入出力端子 IZOを有し、データの入出力と外部割り込 み信号の入力に兼用される。 ΙΖΟポート 10hはデータバス 10iに結合され、データバ ス 10iには前記 CPU10a、 RAM10b、タイマ 10c、 EEPROMlOdおよびコプロセッ サユニット 10e等が電気的に接続される。

[0032] システムコントロールロジック 10gは ICカードマイコン回路 10の動作モードの制御お よび割り込み制御を行、、更に暗号鍵の生成に利用する乱数発生ロジック等を有す る。 ICカードマイコン回路 10はリセット信号 ZRESによってリセット動作が指示される と、内部が初期化され、 CPUlOaは EEPROMlOdのプログラムの先頭番地から命 令実行を開始する。 ICカードマイコン回路 10はクロック信号 CLKに同期して動作す る。

[0033] 上記 EEPROMlOdは、電気的に消去処理及び書込み処理が可能にされ、個人を 特定するために用いられる ID (Identification)情報や認証証明書などのデータを格納 する領域として用いられる。 EEPRPMlOdに代えてフラッシュメモリあるいは強誘電 体メモリなどを採用しても良い。 ICカードマイコン回路 10は外部とのインタフェースに 外部端子を用いる接触インタフェースをサポートする。

[0034] 一方、上記 SFM4は、例えばインタフェースコントローラ回路を有している。インタフ エースコントローラ回路は、外部からの指示に従った制御態様、あるいは内部であら 力じめ決定された設定に従って外部インタフェース動作とメモリインタフェース動作を 制御する機能を有している。 SFM4が有するインタフェース制御態様は、例えば MM C (Multi Media Card, Infine on TechnologiesAGの登録商標である。 RS— MM C (Reduced Size MMC)を含む)態様とされる。インタフェースコントローラ回路の機能 は、外部接続端子 CBを介して外部とやりとりするコマンドやバスの状態に応ずるメモ リカードインタフェース制御態様の認識、認識したメモリカードインタフェース制御態 様に応ずるバス幅の切替え、認識したメモリカードインタフェース制御態様に応ずる データフォーマット変換、パワーオンリセット機能、上記 ICチップ 3内の ICカードマイ コン回路 10とのインタフェース制御、 SFM内の半導体チップ内のメモリ回路とのイン タフエース制御、及び電源電圧変換等とされる。

[0035] 図 16は上記インタフェースコントローラ回路 11の一例を示している。なお、図 16中 のメモリ回路 Mは、上記 SFM4内の半導体チップに形成されたメモリ回路を示してい る。

[0036] インタフェースコントローラ回路 11は、ホストインタフェース回路 l la、マイクロコンビ ユータ l lb、フラッシュコントローラ 11cゝバッファコントローラ l ld、ノッファメモリ l ie および ICカード用インタフェース回路 1 Ifを有して!/、る。ノッファメモリ 1 leは DRAM (Dynamic RAM)または SRAM (Static RAM)等から成る。 ICカード用インタフェース 回路 1 Ifには ICカードマイコン回路 10が電気的に接続される。マイクロコンピュータ 1 lbは CPU (中央処理装置) l lbl、 CPUl lblの動作プログラムを保有するプロダラ ムメモリ(PGM) l lb2および CPUl lblのワーク領域に利用されるワークメモリ(WR AM) l lb3等を有している。前記 SD (Secure Digital)カード(SDカード協会で規格 化された規格がある)、 MMC (RS— MMCを含む)、 HSMMC (High Speed Multi M edia Card)インタフェース制御態様の制御プログラムはプログラムメモリ l lb2に保有 されている。

[0037] ホストインタフェース回路 11aは、メモリカードイニシャライズコマンドの発行等を検 出すると、割込みによってマイクロコンピュータ l ibに対応するインタフェース制御態 様の制御プログラムを実行可能にする。マイクロコンピュータ l ibはその制御プロダラ ムを実行する事によってホストインタフェース回路 11aによる外部インタフェース動作 を制御し、フラッシュコントローラ 11cによるメモリ回路 Mに対するアクセス(書き込み、 消去および読み出し動作)とデータ管理を制御し、ノッファコントローラ l idによるメモ リカード固有のデータフォーマットとメモリに対する共通のデータフォーマットとの間の フォーマット変換を制御する。ノッファメモリ l ieには、メモリ回路 M力読み出された データまたはメモリ回路 Mに書き込まれるデータが一時的に保持される。フラッシュコ ントローラ 11cはメモリ回路 Mをハードディスク互換のファイルメモリとして動作させ、

データをセクタ単位で管理する。なお、フラッシュコントローラ 11cは図示を省略する ECC回路を備え、メモリ回路 Mへのデータ格納に際して ECCコードを付加し、読み 出しデータに対して ECCコードによる選れエラー検出'訂正処理を行う。

[0038] 次に、上記枠体部 laを持たないカードチップ lc単体の製造方法の一例を図 17〜 図 21により説明する。なお、図 17〜図 21はカードチップ lcの製造工程中における 配線基板形成用のテープ 15の第 1主面側の要部拡大平面図を示している。

[0039] 図 17に示すテープ 15は、例えばポリイミド榭脂等により形成された可撓性を有する 平面帯状の薄、絶縁材 15aをベースとして形成されており、厚さ方向に沿って互!ヽ に反対側になる第 1主面と第 2主面とを有している。テープ 15には、その延在方向に 沿って複数の上記カードチップ lcの形成領域 (破線)が配置されている。テープ 15 の第 1主面において各カードチップ lcの形成領域には、上記配線 LI, L2が配置さ れている。テープ 15の第 2主面において各カードチップ lcの形成領域には、図 4で 示したような外部接続端子 CA, CBが配置されている。また、テープ 15の両長辺の 近傍には、テープ 15の延在方向に沿って複数のテープ送り孔 15bが規則的に並ん で配置されている。

[0040] まず、図 18に示すように、テープ 15の第 1主面上に接着剤 5を塗布した後、図 19 に示すように、テープ 15の第 1主面上に接着剤 5を介して SFM4を接着する。また、 テープ 15の第 1主面上に ICチップ 3を接着する。接着剤 5は ICチップ 3の接着に用 いるものを使用しても良い。続いて、図 20に示すように、 ICチップ 3のパッドとテープ 15上の電極とをワイヤ W1により接続し、 SFM4の外部端子 4aとテープ 15上の電極 とをワイヤ W2により接続する。その後、図 21に示すように、テープ 15の第 1主面上に 、ポッティング榭脂を塗布することにより、 ICチップ 3および SFM4の一部を榭脂封止 体 6により封止する。その後、テープ 15から個々のカードチップ lc部分を切り出し、キ ヤップ 7を被せることでカードチップ lcを製造する。このように本実施の形態 1では、 予め用意された SFM4をテープ 15に実装するだけで良いので、 ICカードの機能とメ モリカードの機能との両方の機能を具備する機能および信頼性の高いカードチップ 1 cを効率良く提供することができる。なお、各工程は、テープ 15を送りながら各ステー ジで行う。

[0041] 次に、上記 SFM4の構成の一例を説明する。

[0042] 図 22は SFM4の全体斜視図、図 23は図 22の SFM4を上面から見た平面図、図 2 4は図 22の SFM4を裏面から見た平面図をそれぞれ示している。

[0043] SFM4は、上記メモリカード機能を 1つにまとめて構成されたモジュールである。こ の状態でメモリカードとしての電気的特性および機能試験が済んで、る。 SFM4の 外形寸法は、例えば 10mm X 14mm X 0. 50 (MAX) mm程度である。 SFM4の上 面側において SFM4の長手方向の一端部は階段状に欠けており、その部分に複数 (ここでは、例えば 7個)の外部端子 4aが外部に露出された状態で SFM4の幅方向 に沿って並んで配置されて、る。

[0044] 外部端子 4aのうちの外部端子 4alは、将来利用可能なリザーブ端子、外部端子 4a 2は、コマンド (CMD)端子、外部端子 4a3は、第 1低電位側の回路電圧 (Vssl)供 給用端子、外部端子 4a4は、高電位側の回路電圧 (Vdd)供給用端子である。また、 外部端子 4a5は、クロック信号端子、外部端子 4a6は、第 2低電位側の回路電圧 (Vs s2)供給用端子、外部端子 4a7は、データ入出力信号 IZO端子である。

[0045] 一方、 SFM4の裏面側にぉ、て、上記外部端子 4aの裏側に当たる位置には、複 数 (ここでは、外部端子 4aに合わせて 7個)のテスト端子 4bが外部に露出された状態 で SFM4の幅方向に沿って並んで配置されて!、る。

[0046] 次に、図 25は上記 SFM4の内部を上面側力透かして見た全体平面図、図 26は 図 25の X2— X2線の断面図をそれぞれ示して!/、る。

[0047] SFM4は、配線基板 4cと、これに実装された半導体チップ (第 1半導体チップ) 4dと 、その上に積層された半導体チップ (第 2半導体チップ) 4eと、これら半導体チップ 4d , 4e等を封止する榭脂封止体 4fとを有している。

[0048] SFM4の配線基板 4cは、例えば多層(2層)配線構成を有するプリント配線基板等 力 なり、その厚さ方向に沿って互いに反対側になる第 1主面と第 2主面とを有してい る。配線基板 4cの絶縁基材 4c 1は、例えばガラスエポキシ榭脂により形成されている 。絶縁基材 4clの材料は、これに限定されるものではなく種々変更可能であり、例え ば BTレジンまたはァラミド不織布材等を用いても良、。

[0049] また、配線基板 4cの絶縁基材 4clの第 1主面には、上記外部端子 4a、配線 L3、お よび中継配線 L4が配置されている。また、配線基板 4cの絶縁基材 4c 1の第 2主面に は、上記テスト端子 4bおよび配線 L5が配置されている。これら外部端子 4a、テスト端 子 4b、配線 L3, L5および中継配線 L4は、例えば銅(Cu)力なり、その表面一部に は、例えばニッケル (Ni)下地メツキおよび金 (Au)メツキが施されている。外部端子 4 aと配線 L3とは一体的にパターユングされている。この配線 L3の一部は榭脂封止体 4f内に配置されている(ここでは配線 L3のうち榭脂封止体 4fの外部の部分を外部端 子 4aとしている)。中継配線 L4は孤立パターンで全体が榭脂封止体 4fに内包されて いる。また、テスト端子 4bと配線 L5とは一体的にパターユングされている。

[0050] 相対的にサイズの大きな上記半導体チップ 4dは、例えばシリコン (Si)単結晶等か らなる半導体基板を有しており、その主面には、例えば電気的にデータの消去及び 書き込み可能なフラッシュメモリ等のような不揮発性のメモリ回路 M (図 16参照)が形 成されている。半導体チップ 4dの記憶容量は、他の半導体チップ 4eのメモリ部に比 ベて最も大容量とされている。半導体チップ 4dの主面のパッド P1は、例えば金 (Au) 等により形成されているワイヤ W3を通じて上記外部端子 4aや中継配線 L4に電気的 に接続されている。上記半導体チップ 4dのメモリ回路 Mを構成する複数個のメモリセ ルは、例えばメモリセルのフローティングゲート等に電子が注入されると閾値電圧が 上昇し、また、フローティングゲート等力も電子を引き抜くと閾値電圧が低下するよう になっている。メモリセルは、データ読み出しのためのワード線電圧に対する閾値電 圧の高低に応じた情報を記憶することになる。特に制限されないが、例えばメモリセ ルトランジスタの閾値電圧が低い状態を消去状態、高い状態を書き込み状態とする。

[0051] 半導体チップ 4d上の相対的にサイズの小さな上記半導体チップ 4eは、例えばシリ コン (Si)単結晶等からなる半導体基板を有しており、その主面には、上記インタフエ ースコントローラ回路 11が形成されている。上記半導体チップ 4dのメモリ回路 Mの動 作は、この半導体チップ 4eのインタフェースコントローラ回路 11に制御される。半導 体チップ 4eの主面のパッド P2は、例えば金(Au)等により形成されて!、るワイヤ W4 を通じて上記外部端子 4aや中継配線 L4に電気的に接続されている。

[0052] このような配線 L3の一部、中継配線 L4の全体、半導体チップ 4d, 4e、ワイヤ W3, W4は、榭脂封止体 4fによって封止されている。榭脂封止体 4fは、例えばエポキシ 榭脂により形成されている。

[0053] 次に、図 27は図 25の SFM4の要部拡大平面図、図 28は図 27の X3— X3破線の 断面図、図 29は図 27の SFM4の外部端子 4aの平面図をそれぞれ示している。

[0054] 配線基板 4cの絶縁基材 4c 1の第 1主面および第 2主面上には、ソルダレジスト SR2 が配線 L3, L5、中継配線 L4の一部を覆うように形成されている。ソルダレジスト SR2 の一部には、配線 L3, L5および中継配線 L4の一部が露出される開口部が形成さ れている。配線 L3においてソルダレジスト SR2の開口部力も露出する部分は、榭脂 封止体 4fの外部にお、て上記外部端子 4aの接続領域 E1になっており、榭脂封止 体 4fの内部にお、て接続領域 E2になって、る。上記半導体チップ 4dのパッド P 1は 、ワイヤ W3を通じて上記配線 L3の接続領域 E2または中継配線 L4の接続領域に電 気的に接続されている。また、上記半導体チップ 4eのパッド P2は、ワイヤ W4を通じ て上記配線 L3の接続領域 E2または中継配線 L4の接続領域に電気的に接続され ている。ワイヤ W3, W4の材料は上記ワイヤ W1と同じである。また、配線 L5において ソルダレジスト SR2の開口部カゝら露出する部分は上記テスト端子 4bの接続領域 E3 になっている。

[0055] このような外部端子 4aとテスト端子 4bとは、配線基板 4cの第 1主面および第 2主面 間を貫通するスルーホール TH2内の導体部(例えば銅)を通じてテスト端子 4bおよ び配線 L5と電気的に接続されている。このようにテスト端子 4bを配線基板 4cの第 2 主面に設けている理由は、例えば次のとおりである。すなわち、 SFM4の小型化の観 点からは外部端子 4aの幅 (第 2方向 Yの長さ)はワイヤ W2の接続に必要最小限な寸 法に抑えておきたい。しかし、ワイヤ W2の接続に必要な外部端子 4aの幅は、テスト 用の探針を当てるには小さすぎてテストが難しいという問題がある。そこで、本実施の 形態 1では、配線基板 4cの第 1主面の外部端子 4aをスルーホール TH2を通じて配 線基板 4cの第 2主面のテスト端子 4bに引き出すようにして!/、る。配線基板 4cの裏面 側は、テスト用の探針を当てるのに必要な大きさのテスト端子 4bの寸法を確保できる ので、テストを容易に行うことができる。もちろん、テスト端子 4bは、通常の外部端子と して使用することちでさる。

[0056] また、複数の外部端子 4aのうちの所望の外部端子 4aは、その先端部が複数の外

部端子 4aが配置される第 2方向 Yに折れ曲がって延在しており、例えば平面 L字状 に形成されている。すなわち、外部端子 4aは、相対的に幅 (第 2方向 Yの長さ)の狭 V、領域と相対的に幅の広、領域との幅の異なる 2つの領域を有するようにパターニン グされている。この外部端子 4aの第 2方向 Yの先端側には、上記スルーホール TH2 が配置されている。このような構成にしている理由は、例えば次のとおりである。

[0057] すなわち、上記のように配線基板 4cの第 1主面の外部端子 4aを、配線基板 4cの第 2主面のテスト端子 4bに電気的に接続するには、スルーホール TH2の配置が必要 である。し力し、ワイヤ W2の接続領域 E1にスルーホール TH2が配置されているとヮ ィャ W2の接続不良が生じる場合がある。そこで、ワイヤ W2の接続領域 E1とスルー ホール TH2の配置領域とを分ける必要がある。ここで、図 29の下段に示すように、外 部端子 4aの長さを第 1方向 Xに延在させて、その延在領域にスルーホール TH2を配 置することもできる。しかし、そのようにすると外部端子 4aの第 1方向 Xの長さ XAが長 くなる分、寸法上厳しい SFM4の第 1方向 Xの寸法も長くしなければならい。そこで、 本実施の形態 1では、外部端子 4aの先端を、複数の外部端子 4aが並んで配置され る第 2方向 Yに延在させて、その延在領域にスルーホール TH2を配置するようにして いる。 SFM4の第 2方向 Yは、寸法上の余裕があるので、外部端子 4aの先端部を第 2方向 Yの方向に延在させたからと!/、つて SFM4の第 2方向 Yの寸法を大きくしなけ ればならないということもない。すなわち、 SFM4の寸法を増大させることなくスルーホ ール TH2を配置できる。複数の外部端子 4aにおいて、第 2方向 Yに延在する領域を 持つものと持たな、ものとを交互に配置することも好ま、。

[0058] また、複数の外部端子 4aのうちの平面が長方形状に形成されているものも、榭脂 封止体 4fに覆われた配線 L3の先端部分が、上記所望の外部端子 4aと同様に、第 2 方向 Yに延在されている。その配線 L3は、その第 2方向 Yに延在する領域に配置さ れたスルーホール TH2を通じて配線基板 4cの第 2主面のテスト端子 4bに電気的に 接続されている。ワイヤ W3, W4が接触する接続領域 E2とスルーホール TH2が配 置される接続領域とを分けているのは、上記同様、ワイヤ W3, W4の接続不良を防 止するためである。配線 L3の先端部分を第 2方向 Yに折り曲げているのは、上記同 様、 SFM4の寸法を増大させることなくスルーホール TH2を配置するためである。

[0059] 次に、図 30〜図 36により半導体チップ 4d, 4eと配線基板 4cとのワイヤ接続例につ いて説明する。

[0060] まず、図 30は中継配線 L4を用いた半導体チップ 4d, 4e間のワイヤ接続例の斜視 図を示している。半導体チップ 4d, 4e間を電気的に接続する場合、半導体チップ 4d のパッド PIと半導体チップ 4eのパッド P2とをワイヤによって直接接続しても良い。し かし、上記したようにワイヤの第 2ボンディングは下地に与える衝撃が大きいので第 2 ボンディングが行われる半導体チップのパッド下に損傷が生じる場合がある。そこで、 本実施の形態 1では、ワイヤ W3, W4の第 1ボンディングを半導体チップ 4d, 4eのノ ッド PI, P2で行い、ワイヤ W3, W4の第 2ボンディングをダメージに強い配線基板 4c 上の中継配線 L4で行う。これにより、半導体チップ 4d, 4eに損傷を生じることなくワイ ャ接続ができるので、 SFM4の歩留まりおよび信頼性を向上させることができる。

[0061] この場合、ワイヤ W3, W4の第 2ボンディング部を第 1方向 Xに並べて配置すると中 継配線 L4の第 1方向 Xの長さも長くなり、その結果、寸法上厳しい SFM4の第 1方向 Xの寸法を長くしなければならなくなる。そこで、本実施の形態 1では、ワイヤ W3, W 4の第 2ボンディング部が第 2方向 Yに並んで配置されるようにする。これにより、中継 配線 L4の第 1方向 Xの方向の長さを短く抑えることができるので、 SFM4の第 1方向 Xの寸法増大を招くことなく、中継配線 L4を配置することができる。

[0062] 次に、図 31および図 32は半導体チップ 4d, 4eと配線基板 4cとのワイヤ接続例の 斜視図および側面図を示している。ここでは、上側の半導体チップ 4eと配線基板 4c とを接続するワイヤ W4のループを低くするために、敢えて、ワイヤ W4の第 2ボンディ ングを半導体チップ 4eのパッド P2で行、、ワイヤ W4の第 1ボンディングを配線基板 4cの配線 L3または中継配線 L4で行うようにしている。この場合、配線基板 4cの第 1 主面力もワイヤ W4の最も高い位置までの高さ hiを低く抑えることができるので、榭脂 封止体 4fを薄くでき、 SFM4の薄型化を推進することができる。その結果、上記キヤ ップ 7の天井部を厚くすることができるようになり、キャップ 7の割れ等を抑制または防 止できる。

[0063] ただし、この場合、上記のように半導体チップ 4eのパッド P2下がワイヤ W4の第 2ボ ンデイングによりダメージを受ける場合がある。その対策としては、下記の構成を採用 することが好ま U、。例えばワイヤ W4の接続前に半導体チップ 4eのパッド P2に緩衝 部材として、例えば金 (Au)等力もなる金属バンプを形成しておく。また、図 33に示 すように、パッド P1を最上層の配線 18aとその直下の層の配線 18bとの積層構成とす る。配線 18a, 18bは、例えばアルミニウム等により形成されている。配線 18a, 18bを 積層することにより、ワイヤ W4の第 2ボンディングによる衝撃を緩和でき、ノッド P2下 に損傷が生じるのを抑制または防止できる。この他の対策として、図 34に示すように 、集積回路素子が形成される活性領域 19を、ノッド P2下のダメージ領域 20から離し て配置しても良い。

[0064] なお、下側の半導体チップ 4dと配線基板 4cとのワイヤ W3による接続については、 図 30で説明したのと同じである。すなわち、ワイヤ W3の第 1ボンディングを半導体チ ップ 4dのパッド P1で行、、ワイヤ W3の第 2ボンディングをダメージに強!、配線基板 4 c上の中継配線 L4または外部端子 4aで行う。

[0065] 次に、図 35および図 36は半導体チップ 4d, 4e間のワイヤ接続例の斜視図および 側面を示している。ここでは、図 31および図 32で説明したのと同様の理由から半導 体チップ 4d, 4e間をワイヤ W5により直接接続する場合に、ワイヤ W5の第 1ボンディ ングを下側の半導体チップ 4dのパッド P1で行、、ワイヤ W5の第 2ボンディングを上 側の半導体チップ 4eのパッド P2で行っている。この場合、配線基板 4cの第 1主面か らワイヤ W5の最も高い位置までの高さ hiを低く抑えることができるので、榭脂封止体 4fを薄くでき、 SFM4の薄型化を推進することができる。ただし、この場合も、ワイヤ W5の第 2ボンディングによるパッド P2下での損傷の抑制または防止の観点力も上記 した対策を採ることが好ましい。なお、ワイヤ W5は、ワイヤ W3, W4と同じ材料のもの である。また、半導体チップ 4d, 4eの電源(高電位側および低電位側)のパッドはヮ ィャ W3, W4を通じて配線基板 4cに電気的に接続する。これにより、配線抵抗を低 減できる。

[0066] 次に、 SFM4の製造方法の一例を説明する。なお、ここでは、例えば基板に搭載さ れた複数の半導体チップを一括して封止する MAP (Mold Array Package)方式を用 いる場合について説明する。

[0067] まず、図 37に示すように、例えば平面長方形の薄板状の配線基板母体 (以下、基

板母体という) 25を用意する。図 37は、基板母体 25の第 1主面の全体平面図を示し ている。この基板母体 25は、上記配線基板 4cの母体である。

[0068] この基板母体 25には、例えば 2行 X 3列で合計 6個の配線基板 4cの形成領域が配 置されている。基板母体 25の各配線基板 4cの形成領域の第 1主面には、上記外部 端子 4a、配線 L3および中継配線 L4等がパターユングされている。また、基板母体 2 5の各配線基板 4cの形成領域の第 2主面には、上記テスト端子 4bおよび配線 L5が ノターニングされて、る。基板母体 25の断面構成は上記配線基板 4cと同じである。

[0069] 基板母体 25の各配線基板 4cの形成領域は、その各々の外部端子 4a等の配置領 域が、第 1方向 Xの端部側に位置するように配置されている。すなわち、第 1方向 Xに 沿って配置された 2つの配線基板 4cの背面同士が接するように配置されている。

[0070] 続いて、図 38に示すように、基板母体 25の各配線基板 4cの形成領域に、半導体 チップ 4d, 4eを搭載した後、ワイヤ W3, W4, W5を接続する。図 38はワイヤ接続ェ 程後の基板母体 25の第 1主面の全体平面図を示している。

[0071] 次いで、図 39に示すように、基板母体 25を成型金型の下型に載置する。図 39は、 成型金型に載置した段階の基板母体 25の断面図を示している。基板母体 25の第 1 主面の上方には、ラミネートフィルム(以下、フィルムという) 26を介して上型 27が設 置されている。フィルム 26は、例えばフッ素系の榭脂等のような耐熱性が高く柔軟な 絶縁フィルムにより形成されている。基板母体 25に対する上型 27の対向面には複数 の配線基板 4cの形成領域を包括するような平面寸法の断面凹状のキヤビティ 27aが 形成されている。フィルム 26の平面的な大きさは、成型金型の上型 27のキヤビティ 2 7aの内壁面をほぼ全体的にカバーできる程度の大きさに形成されている。

[0072] 続いて、図 40に示すように、フィルム 26を上型 27側に真空吸引して上型 27のキヤ ビティ 27a内に密着させた後、下型と上型 27とで基板母体 25を挟み込むようにして 保持する。このようにして、上型 27のキヤビティ 27aと基板母体 25の第 1主面とで囲ま れる実質的なキヤビティ 28を形成する。この時、基板母体 25の第 1主面の外周部は 、フィルム 26を介して上型 27のキヤビティ 27aの外側外周部に押し付けられ、基板母 体 25の総厚の数%程度潰された状態とされる。このため、図 41に示すように、基板 母体 25の第 1主面の外部端子 4a等の配置領域も、最終的に榭脂封止体の外部に

露出される領域なので、上型 27の外周部により押し付けられる。この際、本実施の形 態 1では、上型 27の外周部の底面と、基板母体 25の第 1主面との間にフィルム 26が 介在されるため、上型 27から外部端子 4a等に加わる力をフィルム 26により緩和でき る。これにより、外部端子 4a等の損傷等を防止できる。

[0073] その後、キヤビティ 28内に、例えばエポキシ系榭脂等のような熱硬化性の封止榭脂

(モールド榭脂)を流し込む。図 42および図 43は、封止榭脂を流し込む方向 Rl, R2 とキヤビティ 27a内の空気が外部に抜ける方向 VI, V2を示している。図 42では、外 部端子 4aの配置方向に対して交差する方向に沿って封止榭脂を流し込んで、る。 一方、図 43では、外部端子 4aの配置方向に沿って封止榭脂を流し込んでいる。この ようにして、基板母体 25の第 1主面の複数の配線基板 4cの形成領域の半導体チッ プ 4d, 4eおよびワイヤ W3, W4, W5等を一括して封止する。

[0074] その後、上記封止榭脂のキュアが完了した後、フィルム 25に対する真空吸引を止 め、フィルム 30の張力を利用して、図 44に示すように、一括封止体 30が形成された 基板母体 25を上型 27から離す。続いて、図 45に示すように、一括封止体 30の上面 を研磨砲石等により 10mm程度研磨する。一括封止体 30の上面には、上型 27との 離型性を向上させるための離型ワックス等の成分が吸収され変質しているため、上記 キャップ 7と SFM4とを接着する接着剤 8の接着性が低下する問題がある。この問題 はフィルム 25を使用しな、で一括封止体 30を成型する場合に特に問題となる。そこ で、上記のように一括封止体 30の上面を研磨し変質層を除去する。これにより、 SF M4の榭脂封止体 4fと接着剤 8との接着性を向上させることができる。

[0075] その後、基板母体 25を裏返し、一括封止体 30を粘着テープ等で固定した後、図 4 6に示すように、ダイシングと同じ要領で、基板母体 25の第 2主面側にダイシングブレ ード 31を当てて基板母体 25および一括封止体 30を配線基板 4c毎に切断する。こ のようにして同時に複数個の SFM4を製造する。

[0076] (実施の形態 2)

本実施の形態 2では、カードチップ lcの配線基板 2が 1層配線構成の場合の一例 を説明する。

[0077] 図 47は本実施の形態 2のカードチップ lcの第 2主面の全体平面図、図 48は図 47 のカードチップ lcの内部を第 1主面側から透力して見た全体平面図、図 49は図 48 の X4— X4線の断面図をそれぞれ示している。

[0078] 本実施の形態 2では、カードチップ lcの配線基板 2が 1層配線構成とされている。

配線基板 2の第 2主面の複数の外部接続端子 CBは、配線基板 2の中央に向かって 延在しており、その終端には幅広パターン CBwが形成されている。配線基板 2の第 1 主面には、外部接続端子 CAの裏面および外部接続端子 CBの幅広パターン CBw の裏面の一部が露出されるスルーホール TH3が形成されている。 ICチップ 3のパッ ドに接続されたワイヤ W1は、その端部が上記スルーホール TH3を通じて外部接続 端子 CAに直接接触されることで外部接続端子 CAに電気的に接続されている。また 、 SFM4の外部端子 4aに接続されたワイヤ W2も、その端部が上記スルーホール TH 3を通じて外部接続端子 CBの幅広パターン CBwに直接接触されることで外部接続 端子 CBに電気的に接続されている。これ以外の構成は、前記実施の形態 1と同じで ある。

[0079] 本実施の形態 2では、カードチップ lcの配線基板 2を 1層配線構成としたことにより 、配線基板 2の第 1主面力榭脂封止体 6の上面までの高さを低く抑えることができる ので、その分、上記キャップ 7の天井部を厚くすることができるようになり、キャップ 7の 割れ等を抑制または防止できる。また、配線基板 2を 1層配線構成としたことにより、 カードチップ lcのコストを低減することができる。

[0080] (実施の形態 3)

本実施の形態 3では、カードチップ lcの配線基板 2が 1層配線構成の場合の他の 一例を説明する。

[0081] 図 50は本実施の形態 3のカードチップ lcの第 2主面の全体平面図、図 51は図 50 の X5— X5線の断面図をそれぞれ示している。

[0082] 本実施の形態 3では、カードチップ lcの配線基板 2の第 2主面にソルダーレジスト S

R3が被覆されている。このソルダーレジスト SR3の一部には、全ての外部接続端子

CAの全体と、全ての外部接続端子 CBの一部とが露出されるような開口部 35が形成 されている。

[0083] 外部接続端子 CBは、細く配線基板 2に対する接着面積も小さヽので、その接着強 度が 2層配線構成に比べて低ぐ外部接続端子 CBが剥離する虞がある。そこで、本 実施の形態 3では、各外部接続端子 CBの長手方向の両端部分をソルダーレジスト S R3で覆うようにした。これにより、カードチップ lcの外部接続端子 CBの剥離を抑制ま たは防止することができる。このため、外部接続端子 CBの剥離による短絡不良等の 発生率を低減できる。

[0084] (実施の形態 4)

本実施の形態 4では、カードチップ lcの配線基板 2が 1層配線構成の場合のさらに 他の一例を説明する。

[0085] 図 52は本実施の形態 4のカードチップ lcの内部を第 1主面側力も透力して見た全 体平面図、図 53は図 52の X6—X6線の断面図をそれぞれ示している。

[0086] 本実施の形態 4では、配線基板 2の第 1主面には開口部 37a, 37bが形成されてい る。一方の開口部 37aの底面からは、配線基板 2の第 2主面の外部接続端子 CAの 裏面の一部が露出されている。開口部 37aには、上記 ICチップ 3が上記外部接続端 子 CA上に接着層 5aを介して実装された状態で収まっている。

[0087] 他方の開口部 37bの底面からは、配線基板 2の第 2主面の導体パターン 38の裏面 が露出されている。導体パターン 38は、外部接続端子 CA, CBと同層に形成されて おり、外部接続端子 CA, CBと同じ金属材料により形成されている。開口部 37bには 、上記 SFM4が上記導体パターン 38上に接着層 5bを介して実装された状態で収ま つている。 SFM4は、その複数の外部端子 4aの配置部分が配線基板 2の大きく面取 された角部側の端部を向くように配置されて、る。

[0088] ここで、図 54および図 55はカードチップ lcの厚さの説明図を示している。図 54は 配線基板 2の第 1主面上〖こ SFM4が実装されて!、る場合を示し、図 55は本実施の形 態 4のように配線層上に SFM4が実装されて、る場合を示して、る。カードチップ lc の厚さ Dlは、例えば 0. 76mm,配線基板 2の厚さ D2は、例えば 0. 15mm, SFM4 の厚さは、例えば 0. 45mm程度である。このため、図 54の場合、外部接続端子 CB の裏面から SFM4の上面までの高さ D3は、例えば 0. 6mm程度、 SFM4の上面か らキャップ 7内の天井面までの距離 D4が、例えば 0. Olmmとすると、キャップ 7の天 井部の厚さ D5は、例えば 0. 15mm程度しか確保できない。

[0089] これに対して、図 55に示す本実施の形態 4の場合、外部接続端子 CBの裏面から S FM4の上面までの高さ D6を、例えば 0. 55mm程度まで低くすることができる。この ため、キャップ 7内の天井面までの距離 D4力例えば 0. Olmmとすると、キャップ 7 の天井部の厚さ D7を、例えば 0. 2mm程度にすることができ、図 54の場合よりも厚く することができる。

[0090] このように本実施の形態 4では、 ICチップ 3および SFM4を配線基板 2の 1層目の 導体層上に実装したことにより、配線基板 2の第 1主面力榭脂封止体 6および SFM 4の上面までの高さをさらに低くすることができるので、その分、上記キャップ 7の天井 部を厚くすることができるようになり、キャップ 7の割れ等を抑制または防止できる。

[0091] (実施の形態 5)

本実施の形態 5では、上記 SFM4の配線基板 4cが 1層配線構成の場合の他の一 例を説明する。

[0092] 図 56は本実施の形態 5の SFM4の全体斜視図、図 57は図 56の SFM4を上面か ら見た平面図、図 58は図 56の SFM4を裏面から見た平面図をそれぞれ示している

[0093] 本実施の形態 5では、 SFM4の配線基板 4cが 1層配線構成とされている。本実施 の形態 5の場合も SFM4の上面側において SFM4の長手方向の一端部は階段状に 欠けており、その部分に複数 (ここでは、例えば 7個)の外部端子 4aが外部に露出さ れた状態で SFM4の幅方向に沿って並んで配置されている。一方、 SFM4の裏面 には、複数 (ここでは、外部端子 4aに合わせて 7個)のテスト端子 4bが外部に露出さ れた状態で SFM4の幅方向に沿って千鳥状に並んで配置されて、る。

[0094] 次に、図 59は上記 SFM4の内部を上面側力透かして見た全体平面図、図 60は 図 59の半導体チップ 4d, 4eを取り除いた状態で上記 SFM4の内部を上面側から透 かして見た全体平面図、図 61は図 59の SFM4の要部拡大平面図、図 62は図 61の X7—X7破線の断面図をそれぞれ示している。

[0095] 本実施の形態 5の SFM4の配線基板 4cは、例えば 1層配線構成を有するプリント 配線基板等により形成されている。配線基板 4cの第 1主面の外部端子 4aは、平面長 方形状に形成されている。各外部端子 4aは、配線 L3を通じて配線基板 4cの中央に 向かって延在しており、その終端には幅広パターン L3wがー体的に形成されている 。配線 L3および幅広パターン L3wの表面は、上記接続領域 E2を除いてソルダーレ ジスト SR2に被覆されている。これにより、半導体チップ 4dと配線 L3または幅広パタ ーン L3wとが短絡しないようになっている。一方、配線基板 2の第 2主面には、複数 の開口部 40が千鳥状に配置されている。各開口部 40からは、配線基板 2の第 1主面 の上記幅広パターン L3wの裏面の一部が露出されている。そして、この幅広パター ン L3wの露出部分がテスト端子 4bとなっている。これ以外は、前記実施の形態 1〜4 と同じなので説明を省略する。

[0096] 本実施の形態 5では、 SFM4の配線基板 4cを 1層配線構成としたことにより、 SFM 4の薄型化を推進できる。このため、上記のようにキャップ 7の天井部を厚くすることが できるようになり、キャップ 7の割れ等を抑制または防止できる。また、配線基板 4cを 1 層配線構成としたことにより、 SFM4のコストを低減することができる。

[0097] (実施の形態 6)

本実施の形態 6では、上記 ICチップ 3と SFM4との配置を逆にする場合の一例を説 明する。

[0098] 図 63は本実施の形態 6のカードチップ lcの内部を第 1主面側力も透力して見た全 体平面図、図 64は図 63のカードチップ lcの配線基板 2の第 1主面における ICチッ プ 3用の配線の経路を示す全体平面図をそれぞれ示している。

[0099] 本実施の形態 6のカードチップ lcでは、配線基板 2の第 1主面上において ICチップ 3用の外部接続端子 CAの真裏に SFM4が配置され、配線基板 2の第 1主面上にお V、て SFM4用の外部接続端子 CB側に ICチップ 3が配置されて、る。

[0100] 配線基板 2としては、例えば前記実施の形態 1等で説明した 2層配線構成の配線 基板が使用されている。配線基板 2の第 1主面上において、 ICチップ 3用の外部接 続端子 CAに接続された配線 L 1は、配線 L laを通じて ICチップ 3側に引き出され、 配線 Llaの終端の電極 Libに電気的に接続されている。そして、 ICチップ 3のパッド はワイヤ W1を通じて電極 Llaに電気的に接続されている。配線 LI, Llaおよび電極 Llaは、例えば銅力もなり、配線基板 2の第 1主面上に一体的にパターユングされて いる。一方、 SFM4の外部端子 4aは、ワイヤ W2を通じて配線基板 2の第 1主面上の 配線 L2に電気的に接続されている。配線 L2はスルーホール TH1内の導体部を通じ て配線基板 2の第 2主面の外部接続端子 CBに電気的に接続されている。

[0101] このような本実施の形態 6では、以下の効果を得ることができる。すなわち、カード チップ lcにおいて SFM4用の外部接続端子 CBの配置領域側は、その角部にイン デッタス用の大きな面取部が形成されているので、 ICチップ 3用の外部接続端子 CA の配置領域側よりも面積が小さい。このため、 SFM4が大面積ィ匕した場合、 SFM4 用の外部接続端子 CBの配置領域側に SFM4を配置することが難しくなる場合が考 えられる。そこで、本実施の形態 6では、配線基板 2の第 1主面上において ICチップ 3 用の外部接続端子 CAの配置領域側に SFM4を配置した。 ICチップ 3用の外部接続 端子 CAの配置領域側は、 SFM4用の外部接続端子 CBの配置領域側に比べて大 きな面積を確保できるので、 SFM4の大面積ィ匕に対応できる。

[0102] (実施の形態 7)

本実施の形態 7では、上記 ICチップ 3と SFM4との配置を逆にする場合の他の一 例を説明する。

[0103] 図 65は本実施の形態 7のカードチップ lcの内部を第 1主面側力も透力して見た全 体平面図、図 66は図 65の SFM4の全体平面図をそれぞれ簡単化して示している。

[0104] 本実施の形態 7のカードチップ lcでは、前記実施の形態 6と同様に、配線基板 2の 第 1主面上において ICチップ 3用の外部接続端子 CAの真裏に SFM4が配置され、 配線基板 2の第 1主面上において SFM4用の外部接続端子 CB側に ICチップ 3が配 置されている。前記実施の形態 6と異なるのは、本実施の形態 7の SFM4の配線基 板 4cには、 ICチップ 3とカードチップ lcの第 2主面の外部接続端子 CAとを電気的に 接続するための電源用または信号用あるいはその両方の配線経路が形成されてい ることである。

[0105] すなわち、 ICチップ 3のパッドはワイヤ W1を通じて SFM4の外部端子 4aiに電気的 に接続されている。外部端子 4aiの構成は前記外部端子 4aと同じである力この外部 端子 4aiは、 SFM4の配線基板 4cの第 1主面上に形成された配線 L3iを通じて配線 基板 4cの第 2主面の外部端子 4giに電気的に接続されている。外部端子 4giの構成 は、上記テスト端子 4bと同じである。この外部端子 4giは、カードチップ lcの配線基 板 2の第 1主面上の上記配線 LIに電気的に接続され、さらに上記スルーホール TH 1内の導体部を通じて配線基板 2の第 2主面の外部接続端子 CAに電気的に接続さ れている。なお、この外部端子 4aiにはテスト端子 4bを接続しなくても良い。

[0106] SFM4には、 ICチップ 3用の全ての外部接続端子 CAに接続される配線経路 (外 部端子 4ai, 4giおよび配線 L3i)を形成しても良いし、一部の外部接続端子 CAに接 続される配線経路を形成しても良、。 SFM4の配線基板 4cに一部の外部接続端子 CA用の配線経路を設ける場合は、他の外部接続端子 CA用の配線経路は、前記実 施の形態 6で説明したように、カードチップ lcの配線基板 2に設ければ良い。以上の ような構成以外は、前記実施の形態 1〜5で説明したのと同じである。

[0107] このような本実施の形態 7では、前記実施の形態 6と同様に、 SFM4の大面積ィ匕に 対応できる。また、前記実施の形態 6に比べて、 ICチップ 3から外部接続端子 CAま での配線長を短くできる(配線 L3iの長さを短くできる上、ワイヤ W1の長さも短くでき る)ので、配線抵抗や寄生容量を低減でき、 ICチップ 3の動作性能および信頼性を 確保することができる。また、前記実施の形態 6に比べて、 ICチップ 3用の配線経路 の引き回しを容易にすることができる。

[0108] (実施の形態 8)

本実施の形態 8では、上記 SFM4の他の一例を説明する。

[0109] 図 67は本実施の形態 8の SFM4の全体斜視図、図 68は SFM4の配線基板 4cが 2 層配線構成の場合における SFM4の裏面の平面図、図 69は SFM4の配線基板 4c が 1層配線構成の場合における SFM4の裏面の平面図をそれぞれ示してヽる。

[0110] 本実施の形態 8では、 SFM4の上面には外部端子が配置されておらず、 SFM4の 裏面 (配線基板 4cの第 2主面)の一端側に複数の外部端子 4aが露出された状態で 配置されている。図 68では、複数の外部端子 4aが SFM4の裏面の一端の辺に沿つ て直線状に並んで配置されている。図 69では、複数の外部端子 4aが SFM4の裏面 の一端の辺に沿って千鳥状に並んで配置されている。

[0111] 次に、図 70は配線基板 4cが 2層配線構成の場合の本実施の形態 8の SFM4の内 部を上面側から透かして見た全体平面図、図 71は図 70の SFM4の要部拡大平面 図、図 72は図 71の X8 - X8破線の断面図をそれぞれ示して!/ヽる。

[0112] この場合の SFM4の構成は、前記実施の形態 1の図 22〜図 28で説明したのとほ ぼ同じである。異なるのは、前記実施の形態 1で外部端子 4aに相当していた配線 L3 部分が榭脂封止体 4fにより覆われ、前記実施の形態 1でテスト端子 4bとしていた部 分が、本実施の形態 8では、テスト用および通常の回路動作用の外部端子 4aになつ ていることである。

[0113] 次に、図 73は配線基板 4cが 1層配線構成の場合の本実施の形態 8の SFM4の内 部を上面側から透かして見た全体平面図、図 74は図 73の SFM4の要部拡大平面 図、図 75は図 74の X9—X9破線の断面図をそれぞれ示している。

[0114] この場合の SFM4の構成は、実施の形態 5の図 56〜図 62で説明したのとほぼ同じ である。異なるのは、前記実施の形態 5で外部端子 4aに相当していた配線 L3および 幅広パターン L3w部分が榭脂封止体 4f〖こより覆われ、前記実施の形態 5でテスト端 子 4bとしていた部分力本実施の形態 8では、テスト用および通常の回路動作用の 外部端子 4aになっていることである。また、その外部端子 4aが SFM4の裏面の第 1 方向 Xの一端側に寄って配置されていることである。

[0115] 次に、本実施の形態 8の SFM4の実装例を説明する。図 76は上記 SFM4を有する カードチップ lcの内部を第 1主面側力透かして見た全体平面図、図 77は図 76の X 10—X10線の断面図をそれぞれ示している。

[0116] このカードチップ lcの配線基板 2は、前記実施の形態 1の図 4〜図 6等で説明した のと同様の 2層配線構成の配線基板とされている。 ICチップ 3および SFM4の配置も 前記実施の形態 1で説明したのと同じである。

[0117] 本実施の形態 8の SFM4は、その裏面 (配線基板 4cの第 2主面)を配線基板 2の第 1主面に向けた状態で配線基板 2の第 1主面上に実装されて、る。 SFM4の裏面の 外部端子 4aは、導体部 45を通じて配線基板 2の配線 L2の電極に電気的に接続さ れている。導体部 45は、例えば銀 (Ag)ペーストや鉛 (Pb)ボール等により形成され ている。

[0118] 次に、図 78〜図 80は、 SFM4の実装状態例の断面図である。図 78には、 SFM4 が接着剤 46により配線基板 2に固定されている例が示されている。接着剤 46は、 SF M4の裏面 (配線基板 4cの第 2主面)の上記外部端子 4aが配置されて、る端部とは 反対側の端部側において、 SFM4の裏面と配線基板 2の第 1主面との間に介在され ている。

[0119] また、図 79には、 SFM4が ICチップ 3を封止する榭脂封止体 6により固定されてい る例が示されている。榭脂封止体 6は、 SFM4の外周側面下部に被覆されているとと もに、 SFM4の裏面と配線基板 2の第 1主面との対向面間に充填されている。これに より、 SFM4の固定強度を向上させることができる。

[0120] また、図 80には、 SFM4が導体部 47により配線基板 2に固定されている例が示さ れている。この場合、 SFM4の裏面には、固定用の導体パターン 48が形成されてい る。この導体パターン 48は、例えば銅 (Cu)カゝらなり、配線基板 4cの第 2主面に配線 を形成する際に同時にパターユングされている。ただし、この導体パターン 48は、 SF M4の回路とは電気的に分離されている。一方、配線基板 2の第 1主面において、上 記導体パターン 48が対向する位置には、固定用の導体パターン 49が形成されてい る。この導体パターン 49は、例えば銅 (Cu)カゝらなり、配線基板 2の第 1主面に配線を 形成する際に同時にパターユングされている。ただし、この導体パターン 49も回路と は電気的に分離されている。上記導体部 47は、上記導体パターン 48, 49の間に介 在されている。この導体部 47は、上記導体部 45と同時に形成されたもので、例えば 銀 (Ag)ペーストや鉛 (Pb)ボール等により形成されて、る。このように SFM4と配線 基板 2とを導体部 47により接合することにより、 SFM4の固定強度をさらに向上させる ことができる。

[0121] 本実施の形態 8においても、機能および信頼性の高いカードチップ lcを効率よく提 供できる。

[0122] (実施の形態 9)

本実施の形態 9では、前記実施の形態 8の SFM4を実装するカードチップ lcの配 線基板 2が 1層配線構成の場合の一例を説明する。

[0123] 図 81は本実施の形態 9のカードチップ lcの内部を第 1主面側力も透力して見た全 体平面図、図 82は図 81の XI 1 -XI 1線の断面図をそれぞれ示して、る。

[0124] このカードチップ lcの配線基板 2は、前記実施の形態 2の図 47〜図 49等で説明し たのと同様の 1層配線構成の配線基板とされている。 ICチップ 3および SFM4の配置 も前記実施の形態 2で説明したのと同じである。

[0125] 本実施の形態 9の SFM4は、その裏面 (配線基板 4cの第 2主面)を配線基板 2の第 1主面に向けた状態で配線基板 2の第 1主面上に実装されて、る。 SFM4の裏面の 外部端子 4aは、配線基板 2のスルーホール TH3内の導体部 45を通じて配線基板 2 の幅広パターン CBwおよび外部接続端子 CBに電気的に接続されてヽる。導体部 4 5は、例えば銀 (Ag)ペーストや鉛 (Pb)ボール等により形成されている。本実施の形 態 9においても前記実施の形態 2と同様の効果を得ることができる。

[0126] また、図 83は図 81および図 82のカードチップ lcの配線基板 2の第 2主面にソルダ 一レジスト SR3を設けた場合における図 81の XI 1—XI 1線の断面図を示して、る。 この例は、前記実施の形態 3で説明したのと同じである。すなわち、各外部接続端子 CBの長手方向の両端部分がソルダーレジスト SR3により覆われている。これにより、 前記実施の形態 3と同様に、カードチップ lcの外部接続端子 CBの剥離を抑制また は防止することができるので、外部接続端子 CBの剥離による短絡不良の発生率を 低減できる。

[0127] 次に、本実施の形態 9のカードチップ lcの製造方法の一例を図 84〜図 89により説 明する。なお、図 84〜図 89はカードチップ lcの製造工程中における配線基板形成 用のテープ 15の第 1主面側の要部拡大平面図を示している。

[0128] 図 84に示すテープ 15は、例えばポリイミド榭脂等により形成された可撓性を有する 平面帯状の薄、絶縁材 15aをベースとして形成されており、厚さ方向に沿って互!ヽ に反対側になる第 1主面と第 2主面とを有している。テープ 15には、その延在方向に 沿って複数の上記カードチップ lcの形成領域 (破線)が配置されている。このテープ 15の第 2主面において各カードチップ lcの形成領域には、図 81等で示した外部接 続端子 CA, CBが配置されている。また、このテープ 15の第 1主面において各カード チップ lcの形成領域には、スルーホール TH3が形成されている。このスルーホール TH3からは上記外部接続端子 CA, CBの裏面の一部が露出されて、る。

[0129] まず、図 85に示すように、テープ 15の第 1主面上に接着剤 5を塗布した後、図 86 に示すように、 SFM4実装領域側のスルーホール TH3内に、例えば銀ペーストまた は鉛 (Pb)ボールのような導体部 45を充填する。続いて、図 87に示すように、テープ 15の第 1主面上に SFM4を実装する。この時、 SFM4の外部端子 4aと上記導体部 4 5を充填したスルーホール TH3との位置を合わせた状態で、 SFM4の裏面をテープ 15の第 1主面に押し付けて接着剤 5によりテープ 15に接着するとともに、 SFM4の外 部端子 4aと、テープ 15側の導体部 45とを接合する。接着剤 5は ICチップ 3の接着に 用 、るものを使用しても良!、。

[0130] 続いて、図 88に示すように、 ICチップ 3をテープ 15の第 1主面上に実装した後、 IC チップ 3のパッドと外部接続端子 CAとをスルーホール TH3を通じてワイヤ W1により 接続する。その後、図 89に示すように、テープ 15の第 1主面上に、ポッティング榭脂 等を塗布することにより、 ICチップ 3を榭脂封止体 6により封止する。その後、テープ 1 5から個々のカードチップ lc部分を切り出し、キャップ 7を被せることでカードチップ 1 cを製造する。

[0131] なお、上記の例では、 SFM4の実装工程において、スルーホール TH3内に導体 部 45を充填しておく場合について説明した力これに限定されるものではない。図 9 0は、実装前の SFM4の断面図を示している。 SFM4の外部端子 4aには、例えば鉛 (Pb)ボール等力もなる導体部 45が予め接合されて、る。この SFM4の外部端子 4a に接合された導体部 45を、図 91に示すように、スルーホール TH3を通じて外部接続 端子 CBに接合するようにしても良い。

[0132] このように本実施の形態 9においても、予め用意された SFM4をテープ 15に実装 するだけで良!、ので、 ICカードの機能とメモリカードの機能との両方の機能を具備す る、機能および信頼性の高いカードチップ lcを効率良く提供することができる。なお 、各工程は、テープ 15を送りながら各ステージで行う。

[0133] (実施の形態 10)

本実施の形態 10では、前記実施の形態 8の SFM4を用いたカードチップ lcにおい て、 ICチップ 3と SFM4との配置を逆にする場合の一例を説明する。

[0134] 図 92は本実施の形態 10のカードチップ lcの内部を第 1主面側力も透力して見た 全体平面図、図 93は図 92の SFM4の全体平面図をそれぞれ簡単化して示している

[0135] 本実施の形態 10のカードチップ lcでは、前記実施の形態 6, 7と同様に、配線基板 2の第 1主面上において ICチップ 3用の外部接続端子 CAの真裏に SFM4が配置さ れ、配線基板 2の第 1主面上において SFM4用の外部接続端子 CB側に ICチップ 3 が配置されている。本実施の形態 10の SFM4の配線基板 4cには、 ICチップ 3とカー ドチップ lcの第 2主面の外部接続端子 CAとを電気的に接続するための電源用また は信号用あるヽはその両方の配線経路が形成されて、る。

[0136] すなわち、 ICチップ 3のパッドはワイヤ W1を通じて、カードチップ lcの配線基板 2 の第 1主面上の配線 L7に電気的に接続されている。この配線 L7は、 SFM4の裏面 の外部端子 4aiに電気的に接続されて、る。外部端子 4aiの構成は前記実施の形態 8等で説明した外部端子 4aと同じである力この外部端子 4aiは、 SFM4の配線基板 4cの第 1主面上に形成された配線 L3iを通じて配線基板 4cの第 2主面の外部端子 4 giに電気的に接続されている。外部端子 4giの構成は、上記外部端子 4aiと同じであ る。この外部端子 4giは、カードチップ lcの配線基板 2の第 1主面上の上記配線 L1 に電気的に接続され、さらに上記スルーホール TH1内の導体部を通じて配線基板 2 の第 2主面の外部接続端子 CAに電気的に接続されて!、る。

[0137] 本実施の形態 10の場合も SFM4には、 ICチップ 3用の全ての外部接続端子 CAに 接続される配線経路 (外部端子 4ai, 4giおよび配線 L3i)を形成しても良いし、一部 の外部接続端子 CAに接続される配線経路を形成しても良、。 SFM4の配線基板 4 cに一部の外部接続端子 CA用の配線経路を設ける場合は、他の外部接続端子 CA 用の配線経路は、前記実施の形態 6で説明したように、カードチップ lcの配線基板 2 に設ければ良い。以上のような構成以外は、前記実施の形態 8, 9で説明したのと同 じである。

[0138] このような本実施の形態 10では、前記実施の形態 6と同様に、 SFM4の大面積ィ匕 に対応できる。また、前記実施の形態 6に比べて、 ICチップ 3から外部接続端子 CA までの配線長を短くできる(配線 L3iの長さを短くできる上、ワイヤ W1の長さも短くで きる)ので、配線抵抗や寄生容量を低減でき、 ICチップ 3の動作性能および信頼性を 確保することができる。また、前記実施の形態 6に比べて、 ICチップ 3用の配線経路 の引き回しを容易にすることができる。

[0139] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが

、本発明は前記実施の形態に限定されるものではなぐその要旨を逸脱しない範囲 で種々変更可能であることは、うまでもな!/、。

[0140] 以上の説明では主として本発明者によってなされた発明をその背景となった利用 分野である SIMカードに適用した場合について説明した力それに限定されるもの ではなく種々適用可能であり、例えば他の ICカードにも適用できる。

産業上の利用可能性

[0141] 本発明の半導体装置は、カード型情報媒体に用いる半導体装置の製造業に適用 できる。