WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006127107) SEMICONDUCTOR PACKAGE AND METHOD FOR FORMING THE SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/127107    International Application No.:    PCT/US2006/010745
Publication Date: 30.11.2006 International Filing Date: 24.03.2006
IPC:
H01L 21/00 (2006.01), H01L 23/52 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West, Austin, Texas 78735 (US) (For All Designated States Except US).
THOMPSON, Vasile Romega [US/US]; (US) (For US Only).
FENDER, Jason [US/US]; (US) (For US Only).
DALY, Terry K. [US/US]; (US) (For US Only).
JANG, Jin-Wook [KR/US]; (US) (For US Only)
Inventors: THOMPSON, Vasile Romega; (US).
FENDER, Jason; (US).
DALY, Terry K.; (US).
JANG, Jin-Wook; (US)
Agent: KING, Robert L.; 7700 W. Parmer Lane, MD:PL02, Austin, Texas 78729 (US)
Priority Data:
11/140,351 26.05.2005 US
Title (EN) SEMICONDUCTOR PACKAGE AND METHOD FOR FORMING THE SAME
(FR) BOITIER DE SEMI-CONDUCTEUR ET PROCEDE DE FORMATION DE CELUI-CI
Abstract: front page image
(EN)Semiconductor packages (100) that prevent the leaching of gold from back metal layers (118) into the solder (164) and methods for fabricating the same are provided. An exemplary method comprises providing a semiconductor wafer stack (110) including metal pads (112) and a substrate (116). An adhesion/plating layer (115) is formed on the substrate (116). A layer of gold (118) is plated on surface of the adhesion/plating layer (115). The layer of gold is etched in a street area (124) to expose edge portions (128) of the layer of gold (118) and the adhesion/plating layer (115). A layer of barrier metal (130) is deposited to form an edge seal (129) about the exposed edge portions (128). The edge seal (129) prevents the leaching of gold from back metal layers (118) into the solder (162) when the wafer stack (110) is soldered to a leadframe (162) .
(FR)L'invention concerne des boîtiers (100) de semi-conducteurs permettant d'empêcher que l'or provenant des couches métalliques (118) arrière soit dissous dans la brasure (164) pendant le procédé de fixation de la puce, et des procédés de fabrication de ces boîtiers. Le procédé de l'invention comporte les étapes consistant à: prévoir un empilement (110) de couches de tranche semi-conductrice comprenant une pluralité de plages (112) métalliques; former une couche (115) d'adhérence/placage sur une surface (119) d'un substrat (116); plaquer une couche d'or (118) sur une surface de la couche (115) d'adhérence/placage; graver ensuite la couche d'or, au moyen de techniques standard de photolithographie, dans une zone de traçage (124) afin d'exposer des parties (128) de bord de la couche d'or (118) et de la couche (115) d'adhérence/placage; déposer une couche de métal barrière (130) pour former une protection étanche (129) autour des bords (128) exposés de la couche d'or (118) de la couche (115) d'adhérence/placage; découper en dés l'empilement (110) de couches de la tranche semi-conductrice dans la zone de traçage (124), et le souder à une grille de connexions (162) pour former un boîtier (100) de semi-conducteur comportant une protection (128) de bord qui empêche la dissolution de l'or provenant des couches (118) métalliques arrière dans la brasure (162).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)