WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/126621    International Application No.:    PCT/JP2006/310413
Publication Date: 30.11.2006 International Filing Date: 18.05.2006
H01L 23/12 (2006.01), H05K 3/28 (2006.01)
Applicants: IBIDEN CO., LTD. [JP/JP]; 1, Kanda-cho 2-chome, Ogaki-shi, Gifu 5038604 (JP) (For All Designated States Except US).
KAWAMURA, Yoichiro [JP/JP]; (JP) (For US Only).
SAWA, Shigeki [JP/JP]; (JP) (For US Only).
TANNO, Katsuhiko [JP/JP]; (JP) (For US Only).
TANAKA, Hironori [JP/JP]; (JP) (For US Only).
FUJII, Naoaki [JP/JP]; (JP) (For US Only)
Inventors: KAWAMURA, Yoichiro; (JP).
SAWA, Shigeki; (JP).
TANNO, Katsuhiko; (JP).
TANAKA, Hironori; (JP).
FUJII, Naoaki; (JP)
Agent: OGAWA, Junzo; Kobikikan Ginza Bldg. 8-9, Ginza 2-chome Chuo-ku, Tokyo 1040061 (JP)
Priority Data:
2005-149086 23.05.2005 JP
2005-192861 30.06.2005 JP
(JA) プリント配線板
Abstract: front page image
(EN)Disclosed is a printed wiring board wherein a solder resist layer is formed on the surface of a wiring board which is provided with a conductor circuit, a part of the conductor circuit exposed from an opening formed in the solder resist layer is formed into a conductor pad, a solder bump is formed on the conductor pad, an electronic component is mounted on the board via the solder bump, and the electronic component is sealed with an underfill resin. In this printed wiring board, the surface of the solder resist layer is planarized at least in the electronic component mounting region or the planarized surface is further subjected to a roughening treatment. Also disclosed is a method for manufacturing such a printed wiring board.
(FR)La présente invention concerne une carte de circuit imprimé, une couche résistante à la brasure étant formée sur la surface de ladite carte de circuit imprimé équipée d’un circuit conducteur, une partie du circuit conducteur exposé depuis une ouverture dans la couche résistante à la brasure étant mis sous la forme de pastille conductrice, une bosse de brasure étant formée sur la pastille conductrice, un composant électronique étant monté sur la carte via la bosse de brasure, et le composant électronique étant étanchéifié avec une résine à manque de métal. Dans la carte de circuit imprimé selon l’invention, la surface de la couche résistante à la brasure est aplanie au moins dans la zone de montage du composant électronique, ou la surface aplanie est en outre soumise à un traitement rugosifiant. Elle concerne aussi un procédé de fabrication d'une telle carte de circuit imprimé.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)