Processing

Please wait...

Settings

Settings

Goto Application

1. WO2006124410 - LATENCY INSENSITIVE FIFO SIGNALING PROTOCOL

Publication Number WO/2006/124410
Publication Date 23.11.2006
International Application No. PCT/US2006/017899
International Filing Date 08.05.2006
IPC
G06F 13/38 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
CPC
G06F 13/4059
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
40Bus structure
4004Coupling between buses
4027using bus bridges
405where the bridge performs a synchronising function
4059where the synchronisation uses buffers, e.g. for speed matching between buses
G06F 2205/126
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
2205Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
12Indexing scheme relating to groups G06F5/12 - G06F5/14
126Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag
G06F 5/06
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
5Methods or arrangements for data conversion without changing the order or content of the data handled
06for changing the speed of data flow, i.e. speed regularising ; or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor;
Applicants
  • QUALCOMM INCORPORATED [US]/[US] (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BJ, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GW, HR, HU, ID, IE, IL, IN, IS, IT, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, MG, MK, ML, MN, MR, MW, MX, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SI, SK, SL, SM, SN, SY, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, YU, ZA, ZM, ZW)
  • DOCKSER, Kenneth, Alan [US]/[US] (UsOnly)
  • AUGSBURG, Victor, Roberts [US]/[US] (UsOnly)
  • DIEFFENDERFER, James, Norris [US]/[US] (UsOnly)
  • BRIDGES, Jeffrey, Todd [US]/[US] (UsOnly)
  • CLANCY, Robert, Douglas [US]/[US] (UsOnly)
  • SARTORIUS, Thomas, Andrew [US]/[US] (UsOnly)
Inventors
  • DOCKSER, Kenneth, Alan
  • AUGSBURG, Victor, Roberts
  • DIEFFENDERFER, James, Norris
  • BRIDGES, Jeffrey, Todd
  • CLANCY, Robert, Douglas
  • SARTORIUS, Thomas, Andrew
Agents
  • WADSWORTH, Philip, R.
Priority Data
11/128,13511.05.2005US
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) LATENCY INSENSITIVE FIFO SIGNALING PROTOCOL
(FR) PROTOCOLE DE SIGNALISATION FIFO INSENSIBLE A L'ATTENTE
Abstract
(EN)
Data from a source domain (311 ) operating at a first data rate is transferred to a FIFO (319) in another domain (313) operating at a different data rate. The FIFO (319) buffers data before transfer to a sink for further processing or storage. A source side counter (325) tracks space available in the FIFO. In disclosed examples, the initial counter value corresponds to FIFO depth. The counter (325) decrements in response to a data ready signal from the source domain (311)1 without delay. The counter (325) increments in response to signaling from the sink domain (313) of a read of data off the FIFO (319). Hence, incrementing is subject to the signaling latency between domains. The source (315) may send one more beat of data when the counter (325) indicates the FIFO (319) is full. The last beat of data is continuously sent from the source until it is indicated that a FIFO position became available; effectively providing one o more FIFO positions.
(FR)
Les données provenant d'un domaine source fonctionnant à un premier débit binaire sont transférées à une FIFO dans un autre domaine fonctionnant à un autre débit binaire. La FIFO met en tampon les données avant transfert à un collecteur en vue de traitement ultérieur ou de stockage. Un compteur côté source fait un décompte permanent de la place disponible dans la FIFO. Dans les exemples de l'invention, la valeur de compteur initiale correspond à la profondeur de la FIFO. Le compteur diminue en réaction à un signal de données prêtes provenant du domaine source, sans délai d'attente. Le compteur augmente en réaction à une signalisation du domaine collecteur d'une lecture de données hors FIFO. Ainsi, l'augmentation est-elle sujette à délai d'attente de signalisation entre domaines. La source peut envoyer un autre battement de données lorsque le compteur indique que la FIFO est pleine. Le dernier battement de données est envoyé en continu depuis la source jusqu'à ce qu'il y ait indication qu'une position en FIFO est devenue disponible, ce qui donne effectivement une autre position en FIFO.
Latest bibliographic data on file with the International Bureau