WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006121804) APPARATUS AND METHOD FOR CONTROLLING A DELAY-OR PHASE-LOCKED LOOP AS A FUNCTION OF LOOP FREQUENCY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/121804    International Application No.:    PCT/US2006/017271
Publication Date: 16.11.2006 International Filing Date: 05.05.2006
Chapter 2 Demand Filed:    11.12.2006    
IPC:
H03L 7/06 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, Boise, ID 83707-0006 (US) (For All Designated States Except US).
LEE, Seong-Hoon [KR/US]; (US) (For US Only)
Inventors: LEE, Seong-Hoon; (US)
Agent: LEWIS, Terril, G.; Wong, Cabello, Lutsch Rutherford & Brucculeri, L.L.P., Suite 600, 20333 SH 249, Houston, TX 77070 (US)
Priority Data:
11/124,743 09.05.2005 US
Title (EN) APPARATUS AND METHOD FOR CONTROLLING A DELAY-OR PHASE-LOCKED LOOP AS A FUNCTION OF LOOP FREQUENCY
(FR) APPAREIL ET PROCEDE PERMETTANT DE REGULER UNE BOUCLE A RETARD ASSERVI OU A PHASE ASSERVIE EN FONCTION DE LA FREQUENCE DE LA BOUCLE
Abstract: front page image
(EN)A method and circuitry for a Delay Locked Loop (DLL) or a phase Locked Loop (PLL) is disclosed, which improves the loop stability at high frequencies and allows maximum tracking bandwidth, regardless of process, voltage, or temperature variations. Central to the technique is to effectively operate the loop at a lower frequency close to its own intrinsic bandwidth (1/tLoop) instead of at the higher frequency of the clock signal (1/tCK). To do so, in one embodiment, the loop delay, tLoop, is measured or estimated prior to operation of the loop. The phase detector is then enabled to operate close to the loop frequency, 1 /tLoop. In short, the phase detector is made not to see activity during useless delay times, which prevents the loop from overreacting and becoming unstable.
(FR)L'invention concerne un procédé et un circuit pour boucle à retard asservi ou à phase asservie, qui améliore la stabilité de la boucle aux fréquences élevées et permet une largeur de bande de poursuite maximale, indépendamment des variations de processus, de tension ou de température. Le procédé de l'invention repose sur un fonctionnement efficace de la boucle à une fréquence inférieure proche de sa largeur de bande intrinsèque propre (1/tLoop) au lieu de la fréquence supérieure du signal d'horloge (1/tCK). Pour ce faire, dans un mode de réalisation, on mesure ou on estime le retard de la boucle, tLoop, avant la mise en fonctionnement de cette dernière. On fait ensuite fonctionner le détecteur de phase à une fréquence proche de la fréquence de la boucle, 1/tLoop. En résumé, on empêche le détecteur de phase de détecter une activité pendant les temps de retard inutiles, ce qui évite à la boucle de réagir exagérément et de devenir instable.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)