WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006121529) METHOD AND APPARATUS FOR INCORPORATING BLOCK REDUNDANCY IN A MEMORY ARRAY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/121529    International Application No.:    PCT/US2006/012107
Publication Date: 16.11.2006 International Filing Date: 31.03.2006
IPC:
G11C 16/04 (2006.01)
Applicants: SANDISK 3D LLC [US/US]; 601 McCarthy Boulevard, Milpitas, California 95035-7932 (US) (For All Designated States Except US).
FASOLI, Luca, G. [IT/US]; (US) (For US Only).
SCHEUERLEIN, Roy, E. [US/US]; (US) (For US Only)
Inventors: FASOLI, Luca, G.; (US).
SCHEUERLEIN, Roy, E.; (US)
Agent: GRAHAM, Andrew, C.; Zagorin O'Brien Graham LLP, 7600B N. Capital of Texas Hwy., Suite 350, Austin, Texas 78731 (US)
Priority Data:
11/095,907 31.03.2005 US
Title (EN) METHOD AND APPARATUS FOR INCORPORATING BLOCK REDUNDANCY IN A MEMORY ARRAY
(FR) PROCEDE ET APPAREIL POUR INCORPORER UNE REDONDANCE DE BLOCS DANS UNE MATRICE MEMOIRE
Abstract: front page image
(EN)An integrated circuit memory array includes alternating first and second types of memory blocks, each memory block including respective array lines shared with a respective array line in an adjacent memory block. The array lines of a defective block of one type are mapped into a spare block of the same type. The array lines of a first adjacent block which are shared with array lines of the defective block, and the array lines of a second adjacent block which are shared with array lines of the defective block, are mapped into a second spare block of the other type, thereby mapping the defective block and portions of both adjacent blocks into just two spare blocks.
(FR)Cette invention concerne une matrice mémoire à circuit intégré, qui comprend des premier et second types alternés de blocs mémoire, contenant chacun des lignes de matrice respectives partagées avec une ligne de matrice respective dans un bloc de mémoire adjacent. Les lignes de matrice d'un bloc défectueux d'un premier type sont introduites par mappage dans un bloc de réserve du même type. Les lignes de matrice d'un premier bloc adjacent qui sont partagées avec des lignes de matrice du bloc défectueux et les lignes de matrice d'un second bloc adjacent qui sont partagées avec des lignes de matrice du bloc défectueux sont introduites par mappage dans un second bloc de réserve de l'autre type, ce qui permet d'introduire le bloc défectueux et des parties des deux blocs adjacents dans deux blocs de réserve seulement.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)