WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006120782) POWER SUPPLY CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/120782    International Application No.:    PCT/JP2006/302266
Publication Date: 16.11.2006 International Filing Date: 09.02.2006
IPC:
G05F 1/56 (2006.01)
Applicants: MITSUBISHI DENKI KABUSHIKI KAISHA [JP/JP]; 7-3, Marunouchi 2-chome Chiyoda-ku, Tokyo 1008310 (JP) (For All Designated States Except US).
NAKADA, Tsuyoshi [JP/JP]; (JP) (For US Only)
Inventors: NAKADA, Tsuyoshi; (JP)
Agent: TAZAWA, Hiroaki; 7F, Daito Bldg. 7-1, Kasumigaseki 3-chome Chiyoda-ku, Tokyo 1000013 (JP)
Priority Data:
2005-136488 09.05.2005 JP
Title (EN) POWER SUPPLY CIRCUIT
(FR) CIRCUIT D’ALIMENTATION
(JA) 電源回路
Abstract: front page image
(EN)There is provided a transistor (15) the collector-emitter path of which is connected between a DC power supply (11) and a load (13) and the base of which is connected to a ground point via a Zener diode (16). A power supply voltage variation eliminating means is also provided between an end of the DC power supply (11) and a junction between the base of the transistor (15) and the Zener diode (16). The power supply voltage variation eliminating means has resistors (17,18), which are connected in series between the end of the DC power supply (11) and the junction between the base of the transistor (15) and the Zener diode (16), and also has a capacitor (19) connected between the ground point and a junction between the resistors (17,18). It is arranged that the sum of the resistance of the resistor (18) and the dynamic resistance (20) of the Zener diode (16) is equal to the resistance of the resistor (17).
(FR)L’invention comporte un transistor (15) dont le chemin collecteur - émetteur est raccordé entre une alimentation CC (11) et une charge (13) et dont la base est raccordée à un point de masse au travers d’une diode Zener (16). Un moyen d’élimination des variations de tension d’alimentation figure également entre une extrémité de l’alimentation CC (11) et une jonction de la base du transistor (15) à la diode Zener (16). Le moyen d’élimination des variations de tension d’alimentation possède les résistances (17, 18) qui sont connectées en série entre l’extrémité de l’alimentation CC (11) et la jonction de la base du transistor (15) à la diode Zener (16), et possède également un condensateur (19) connecté entre le point de masse et une jonction des résistances (17, 18). Le circuit est conçu pour que la somme de la valeur de la résistance (18) et de la résistance dynamique (20) de la diode Zener (16) soit égale à la valeur de la résistance (17).
(JA) 直流電源11と負荷13の間にコレクタ-エミッタ路が接続され、そのベースがツェナーダイオード16を介してアースに接地されたトランジスタ15を備え、直流電源11の一端とトランジスタ15のベースおよびツェナーダイオード16の接続点の間に電源電圧変動除去手段を設け、この電源電圧変動除去手段は、直流電源11の一端とトランジスタ15のベースおよびツェナーダイオード16の接続点の間に直列接続された抵抗器17、18と、この抵抗器17、18の接続点とアースの間に接続されたコンデンサ19とを有し、抵抗器18の抵抗値およびツェナーダイオード16の動作抵抗20の合計値と抵抗器17の抵抗値を同じ値に設定したものである。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)