WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006118673) METHOD OF FORMING SHALLOW TRENCH ISOLATION STRUCTURES IN THE LOGIC AND MEMORY AREAS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/118673    International Application No.:    PCT/US2006/009528
Publication Date: 09.11.2006 International Filing Date: 14.03.2006
Chapter 2 Demand Filed:    20.02.2007    
IPC:
H01L 21/762 (2006.01), H01L 29/00 (2006.01)
Applicants: ATMEL CORPORATION [US/US]; 2325 Orchard Parkway, San Jose, California 95131 (US) (For All Designated States Except US).
BARRY, Timothy, M. [US/US]; (US) (For US Only)
Inventors: BARRY, Timothy, M.; (US)
Agent: SCHNECK, Thomas; Schneck & Schneck, P.O. Box 2-E, San Jose, California 95109-0005 (US)
Priority Data:
11/119,176 29.04.2005 US
Title (EN) METHOD OF FORMING SHALLOW TRENCH ISOLATION STRUCTURES IN THE LOGIC AND MEMORY AREAS
(FR) PROCEDE DE FORMATION D'UNE STRUCTURE D'ISOLATION POURVUE DE TRANCHEES PEU PROFONDES, A COURANT DE FUITE REDUIT, DANS UN DISPOSITIF SEMICONDUCTEUR
Abstract: front page image
(EN)A method for fabricating a shallow trench isolation structure (94) for a subthreshold kink-free semiconductor memory device includes the steps of forming an oxide (62) -nitride (64) -oxide (66) -nitride (68) stack on top of a semiconductor substrate (60), etching shallow trenches (72) in selected areas and filling them with an insulating material (74) so that it is level with the top nitride layer (68), removing the top nitride layer, depositing a protective material (82) on top of a first device area (84), removing the top oxide layer (66) in a second device area (86), removing the protective material, removing the bottom nitride layer (64) in the second device area, performing an oxide etch to the whole device to remove the top oxide layer (66) in the first device area (84) and the bottom oxide layer (62) in the second device area (86), removing the bottom nitride layer (64) and the bottom oxide layer (62) in the first device area (84).
(FR)L'invention concerne un procédé de fabrication d'une structure d'isolation pourvue de tranchées peu profondes (94) pour un dispositif mémoire semiconducteur exempt de plis de sous-seuil. Ce procédé consiste: à former une pile oxyde (62) - nitrure (64) - oxyde (66) - nitrure (68) sur un substrat semiconducteur (60); à graver des tranchées peu profondes (72) dans des zones déterminées et à les remplir au moyen d'un matériau isolant (74) jusqu'à atteindre le niveau de la couche de nitrure supérieure (68); à éliminer la couche de nitrure supérieure; à déposer un matériau de protection (82) sur une première zone de dispositif (84); à éliminer la couche d'oxyde supérieure (66) dans une deuxième zone de dispositif (86); à éliminer le matériau de protection; à éliminer la couche de nitrure inférieure (64) dans la deuxième zone de dispositif; à réaliser une attaque chimique d'oxyde sur l'intégralité du dispositif pour éliminer la couche d'oxyde supérieure (66) dans la première zone de dispositif (84) et la couche d'oxyde inférieure (62) dans la deuxième zone de dispositif (86); à éliminer la couche de nitrure inférieure (64) et la couche d'oxyde inférieure (62) dans la première zone de dispositif (84).
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)