WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/118012    International Application No.:    PCT/JP2006/308041
Publication Date: 09.11.2006 International Filing Date: 17.04.2006
G01R 31/319 (2006.01)
Applicants: ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (For All Designated States Except US).
HASEGAWA, Takashi [JP/JP]; (JP) (For US Only)
Inventors: HASEGAWA, Takashi; (JP)
Agent: RYUKA, Akihiro; 5F, Shinjuku Square Tower 22-1, Nishi-Shinjuku 6-chome Shinjuku-ku, Tokyo 163-1105 (JP)
Priority Data:
2005-133250 28.04.2005 JP
(JA) 試験装置
Abstract: front page image
(EN)A testing apparatus comprises a first timing comparator for acquiring a DUT output signal from a first strobe signal; a second timing comparator for acquiring a DUT output signal from a second strobe signal obtained by delaying the first strobe signal; a preceding-edge determining circuit for determining which is the first to reach the timing comparators, a rising signal or a falling signal; an edge detecting circuit for adjusting the delay amount so as to cause the first and second timing comparators to acquire the first-to-reach and second-to-reach signals; AND-gate and OR-gate for receiving outputs from the first and second timing comparators; and a comparison result selecting circuit for selecting either an output from the AND-gate or an output from the OR-gate in accordance with which is the first to reach, the rising signal or the falling signal.
(FR)L’invention concerne un appareil de test comprenant un premier comparateur de synchronisations pour acquérir un signal de sortie DUT d’un premier signal strobe ; un deuxième comparateur de synchronisations pour acquérir un signal de sortie DUT d’un deuxième signal strobe obtenu en retardant le premier signal strobe ; un circuit de détermination de front précédant pour déterminer celui qui est le premier à atteindre les comparateurs de synchronisations, un signal montant ou un signal descendant ; un circuit de détermination de front pour ajuster la quantité de retard de façon à ce que le premier et le deuxième comparateur de synchronisations acquièrent les signaux : “ premier à parvenir ” et “ deuxième à parvenir ” ; une porte ET et une porte OU pour recevoir des sorties du premier et du deuxième comparateur de synchronisations ; et un circuit de sélection de résultat de comparaison pour sélectionner soit une sortie de la porte ET soit une sortie de la porte OU selon celui qui est le premier à parvenir, le signal montant ou le signal descendant.
(JA) 第1ストローブ信号によりDUTの出力信号を取得する第1タイミング比較器と、第1ストローブ信号を遅延させた第2ストローブ信号によりDUTの出力信号を取得する第2タイミング比較器と、立上り信号及び立下り信号のいずれが先にタイミング比較器に到着するかを判定する先行エッジ判定回路と、第1及び第2タイミング比較器により先に到着する信号及び後に到着する信号を取得させるべく遅延量を調整するエッジ検出回路と、第1及び第2タイミング比較器の出力を入力するアンドゲート及びオアゲートと、立上り信号及び立下り信号のいずれが先に到着するかに応じてアンドゲートまたはオアゲートの出力を選択する比較結果選択回路とを備える試験装置を提供する。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)