WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006117712) METHOD OF FABRICATING A BIPOLAR TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/117712    International Application No.:    PCT/IB2006/051262
Publication Date: 09.11.2006 International Filing Date: 24.04.2006
IPC:
H01L 21/331 (2006.01)
Applicants: NXP B.V. [NL/NL]; High Tech Campus 60, NL-5656 AG Eindhoven (NL) (For All Designated States Except US).
MEUNIER-BEILLARD, Philippe [FR/BE]; (NL) (For US Only).
HIJZEN, Erwin [NL/BE]; (NL) (For US Only).
DONKERS, Johannes, J., T., M. [NL/NL]; (NL) (For US Only).
NEUILLY, Francois [FR/FR]; (NL) (For US Only)
Inventors: MEUNIER-BEILLARD, Philippe; (NL).
HIJZEN, Erwin; (NL).
DONKERS, Johannes, J., T., M.; (NL).
NEUILLY, Francois; (NL)
Agent: WHITE, Andrew; NXP Semiconductors, Intellectual Property Department, Cross Oak Lane, Redhill, Surrey RH1 5HA (GB)
Priority Data:
05103583.0 29.04.2005 EP
Title (EN) METHOD OF FABRICATING A BIPOLAR TRANSISTOR
(FR) PROCEDE POUR FABRIQUER UN TRANSISTOR BIPOLAIRE
Abstract: front page image
(EN)A method of fabricating a bipolar transistor in a first trench (11) is disclosed wherein only one photolithographic mask is applied which forms a first trench (11) and a second trench (12). A collector region (21) is formed self-aligned in the first trench (11) and the second trench (12). A base region (31) is formed self-aligned on a portion of the collector region (21), which is in the first trench (11). An emitter region (41) is formed self-aligned on a portion of the base region (31). A contact to the collector region (21) is formed in the second trench (12) and a contact to the base region (31) is formed in the first trench (11). The fabrication of the bipolar transistor may be integrated in a standard CMOS process.
(FR)La présente invention concerne un procédé pour fabriquer un transistor bipolaire dans une première tranchée (11). Selon cette invention, seulement un masque photolithographique est appliqué et forme une première tranchée (11) et une seconde tranchée (12). Une région de collecteur (21) est formée de manière à s'auto-aligner dans la première tranchée (11) et dans la seconde tranchée (12). Une région de base (31) est formée de manière à s'auto-aligner sur une partie de la région de collecteur (21) qui se trouve dans la première tranchée (11). Une région d'émetteur (41) est formée de manière à s'auto-aligner sur une partie de la région de base (31). Un contact avec la région de collecteur (21) est formé dans la seconde tranchée (12) et un contact avec la région de base (31) est formé dans la première tranchée (11). La fabrication dudit transistor bipolaire peut être intégrée dans un processus CMOS standard.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)