WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006117289) INTEGRATED CIRCUIT COMPRISING MEANS FOR PRIORITIZING TRAFFIC BETWEEN MODULES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/117289    International Application No.:    PCT/EP2006/061601
Publication Date: 09.11.2006 International Filing Date: 13.04.2006
IPC:
G06F 13/36 (2006.01), G06F 15/78 (2006.01)
Applicants: THOMSON LICENSING [FR/FR]; 46, Quai A. Le Galo, F-92100 Boulogne-Billancourt (FR) (For All Designated States Except US).
DURET, Xavier [FR/BE]; (BE) (For US Only)
Inventors: DURET, Xavier; (BE)
Agent: KOHRS, Martin; THOMSON, 46 Quai Alphonse Le Gallo, F-92648 Boulogne Cedex (FR)
Priority Data:
05447101.6 03.05.2005 EP
Title (EN) INTEGRATED CIRCUIT COMPRISING MEANS FOR PRIORITIZING TRAFFIC BETWEEN MODULES
(FR) CIRCUIT INTEGRE COMPRENANT UN MOYEN PERMETTANT D'ETABLIR UN ORDRE DE PRIORITE DANS LE TRAFIC ENTRE DES MODULES
Abstract: front page image
(EN)The present invention concerns an Integrated Circuit (100) comprising a plurality of source modules (1), (2), (3) with sending means to send source requests to other modules through a respective source module initiator interface (11), (21), (31), said source requests comprising a physical destination address (301), and a destination module (6) with receiving means to receive requests from other modules through a destination module target interface (62), an Interconnect module (5) comprising a plurality of interconnect target interface and interconnect initiator interface, said interconnect module switching one of its target interfaces (12), (22), (32) to its initiator interfaces (61). The Integrated Circuit (100) contains an on-chip interconnect between said source modules and the interconnect module, respectively between the source module initiator interfaces (11), (21), (31) and the interconnect target interfaces (12), (22), (32), and an on-chip interconnect between the interconnect initiator interface (61) and the destination module target interface (62). The Interconnect module comprises means for selecting a source request from a source module for transmission of an Interconnect request to the destination module as a function of the source request priority, the priority being determined by a priority label (302) appended to the physical address (301) of the source request.
(FR)L'invention concerne un circuit intégré (100) comprenant une pluralité de modules sources (1), (2), (3) équipés d'un moyen d'envoi permettant d'envoyer des demandes sources à d'autres modules au moyen d'une interface d'initiateur de modules sources (11), (21), (31), ces demandes sources comprenant une adresse de destination physique (301) et un module de destination (6) comprenant un moyen de réception permettant de recevoir des demandes d'autres modules au moyen d'une interface cible de module de destination (62), un module d'interconnexion (5) comprenant une pluralité d'interfaces cibles d'interconnexion et une interface d'initiateur d'interconnexion, le module d'interconnexion faisant commuter une de ses interfaces cibles (12), (22), (32) sur ses interfaces d'initiateur (61). Le circuit intégré (100) contient une interconnexion sur la puce entre les modules sources et le module d'interconnexion, respectivement entre les interfaces d'initiateur de modules sources (11), (21), (31) et les interfaces cibles d'interconnexion (12), (22), (32) et une interconnexion sur la puce entre l'interface d'initiateur d'interconnexion (61) et l'interface cible de module de destination (62). Le module d'interconnexion comprend un moyen permettant de sélectionner une demande source dans un module source afin de transmettre une demande d'interconnexion au module de destination en fonction de la priorité de demande source, la priorité étant déterminée par une étiquette de priorité (302) jointe à l'adresse physique (301) de la demande source.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)