Processing

Please wait...

Settings

Settings

Goto Application

1. WO2006095112 - NANOMETRIC MOS TRANSISTOR WITH MAXIMIZED RATIO BETWEEN ON-STATE CURRENT AND OFF-STATE CURRENT

Note: Text based on automatic Optical Character Recognition processes. Please use the PDF version for legal matters

[ FR ]

TRANSISTOR MOS NANOMETRIQtJE A RAPPORT MAXIMISE ENTRE COtJRANT A L ' ETAT PASSANT ET COtJRANT A L ' ETAT BLOQtJE

Domaine de l' invention
La présente invention concerne des transistors MOS de très petites dimensions, couramment désignés par l'appellation transistors nanométriques.
Exposé de l'art antérieur
Dans un transistor nanométrique, en raison de la très faible longueur de grille, les effets quantiques, et notamment le transfert de porteurs de charge entre la source et le drain par effet tunnel deviennent notables. Ces effets quantiques deviennent prépondérants quand la longueur de grille du transistor MOS est de l'ordre de grandeur de la longueur d'onde de de Broglie des porteurs de charge dans le matériau du canal, par exemple inférieure à deux fois cette longueur d'onde, et plus particulièrement égale ou même nettement inférieure à cette longueur d'onde. A titre d'exemple, pour un électron dont la quantité de mouvement vient de l'agitation thermique, la longueur d'onde de de Broglie dans le silicium est de l'ordre de 14 nm à température ambiante, et de 27 nm à la température de l'azote liquide (770K). Cette longueur d'onde est de l'ordre de 25 nm dans du GaAs à température ambiante.

La figure 1 représente de façon très générale un transistor MOS à canal N. Les connexions de grille, de source et de drain ne sont pas représentées. Cette figure est essentiellement donnée pour fixer les notations qui seront utilisées dans la présente description. Le transistor MOS est formé dans une couche mince de matériau semiconducteur formée sur une couche isolante 1. La couche isolante 1 constitue un substrat isolant massif ou est une couche isolante déposée sur un autre matériau, par exemple de l'oxyde de silicium sur du silicium. La couche mince de matériau semi-conducteur comprend une région de canal 3 faiblement dopée de type P formée sous un isolant de grille 4 et un conducteur de grille 5. De part et d'autre de la région de canal sont formées des régions 7 et 8 fortement dopées de type N, correspondant respectivement à la source et au drain. On considère un tel transistor dans lequel la longueur de grille L est, comme cela a été indiqué précédemment, de l'ordre de la longueur d'onde de de Broglie, c'est-à-dire comprise entre une valeur d'environ deux fois cette longueur d'onde et des valeurs nettement inférieures à cette longueur d'onde dans le matériau considéré.
Dans un tel transistor, quand la grille est polarisée pour que le transistor soit à l'état bloqué, des porteurs de charge sont quand même susceptibles de transiter de la source au drain par effet tunnel. En d'autres termes, en raison du principe d'incertitude, il existe une certaine probabilité pour que des porteurs considérés comme étant dans la source soient présents dans le drain. Il en résulte que, dans de tels transistors nanométriques, le rapport 1ONZ1OFF entre le courant à l'état passant (ON) et le courant à l'état bloqué (OFF) est beaucoup plus petit que pour des transistors MOS de dimensions plus importantes.
Un objet de la présente invention est d'améliorer ce rapport 1ONZ1OFF sans détériorer d'autres caractéristiques du transistor et notamment le courant IQN- Résumé de l' invention
Pour atteindre cet objet, la présente invention prévoit un transistor MOS dont la longueur de grille est inférieure à deux fois la longueur d'onde de de Broglie des porteurs de charge dans le matériau du canal. La section de la région de canal est réduite au voisinage de la région de drain selon au moins une dimension à une valeur inférieure à la moitié de ladite longueur d'onde.
Selon un mode de réalisation de la présente invention, la région de canal, au moins, est comprise entre deux isolants.
Selon un mode de réalisation de la présente invention, le transistor est constitué d'une couche mince de semiconducteur formée sur un isolant .
Selon un mode de réalisation de la présente invention, le transistor est constitué en ce qui concerne sa partie semi-conductrice d'un fil ou nanotube.
Selon un mode de réalisation de la présente invention, le transistor est formé dans un pont semi-conducteur.
Selon un mode de réalisation de la présente invention, la longueur de grille est inférieure à la longueur d'onde de de Broglie.
Selon un mode de réalisation de la présente invention, le transistor est formé dans une couche mince de silicium, la longueur de grille étant inférieure à 20 nm, et l'épaisseur de la couche de silicium au niveau du rétrécissement étant inférieure à 3 nm.
Selon un mode de réalisation de la présente invention, la longueur de grille est inférieure à 10 nm.
Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d' autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente un transistor MOS nanométrique selon l ' art antérieur ;
la figure 2 représente un transistor MOS nanométrique selon un mode de réalisation la présente invention ; et
la figure 3 représente la barrière de potentiel entre la source et le drain, à l'état ON et à l'état OFF, selon la présente invention et selon l'art antérieur.
Comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.
Description détaillée
En figure 2, un mode de réalisation de la présente invention est représenté en utilisant les mêmes références qu'en figure 1 pour désigner des éléments identiques ou similaires . L'épaisseur de la couche semi-conductrice mince comprenant les régions de source 7, de canal 3 et de drain 8 est désignée par el. Selon la présente invention, la région de canal 3 comprend un rétrécissement au voisinage de la région de drain 8, la couche de canal n'ayant plus au niveau de ce rétrécissement qu'une épaisseur e2. Ce rétrécissement résulte par exemple d'une protubérance 11 de la couche isolante 1 dans la partie de la région de canal voisine de la région de drain. Ce rétrécissement a pour effet d'augmenter le confinement quantique des électrons dans le canal au voisinage du drain et de créer une barrière de potentiel supplémentaire. Bien entendu, pour que cet effet soit notable, il faut que l'épaisseur e2 au niveau du rétrécissement soit suffisamment faible pour que les porteurs de charge soient confinés. Typiquement l'épaisseur e2 doit être inférieure à la moitié de la longueur d'onde de de Broglie.
Des simulations réalisées par l'inventeur montrent que ce rétrécissement a pour conséquence que le courant à l'état passant n'est sensiblement pas modifié par rapport à celui du transistor de la figure 1, alors que le courant à l'état bloqué est nettement réduit.

La figure 3 permet de comprendre l'effet du rétrécissement. Cette figure représente en ordonnées l'énergie potentielle en électrons-volts vue par un électron dans la région de canal et au voisinage de celle-ci dans la source et le drain. Les abscisses représentent des distances en nanomètre. Dans cette figure, entre les valeurs 0 et 5 nm, on se trouve dans la source, entre 5 et 12 nm on se trouve dans le canal, et entre 12 et 17 nm on se trouve dans le drain. La courbe inférieure (ON) représente l'énergie potentielle à l'état passant par une courbe 20 pour le transistor de la figure 1 et par une courbe 21 pour le transistor de la figure 2. La courbe inférieure (OFF) représente l'énergie potentielle à l'état bloqué par une courbe 30 pour le transistor de la figure 1 et par une courbe 31 pour le transistor de la figure 2. On voit que l'effet du rétrécissement disposé à une distance d, de l'ordre de 4 nm de la source est de créer une barrière de potentiel supplémentaire dans la région de canal au voisinage du drain. A l'état ON, dans lequel la barrière générale entre la source et le drain est de relativement faible hauteur, et dans lequel les électrons passent principalement par effet thermoïonique, la présence de cette petite barrière supplémentaire ne change pratiquement pas le courant ION- ®n a même observé dans certains cas une augmentation du courant IQN vraisemblablement due à des effets de couplage entre sous-bandes d'énergie. A l'état OFF où la barrière de potentiel est plus élevée, cette barrière empêche normalement la propagation de la plus grande partie du courant thermoïonique et le courant est essentiellement un courant quantique, c'est-à-dire un courant d'effet tunnel, la présence de la barrière supplémentaire entraîne une réduction importante de la propagation par effet tunnel.
Bien qu'un mode de réalisation particulier de la présente invention ait été décrit précédemment, on notera que ce mode de réalisation a été décrit uniquement à titre illustratif et que la présente invention est susceptible de nombreuses variantes. De façon générale, la présente invention s'applique à un transistor MOS comprenant une région de canal confinée et prévoit un rétrécissement de sa région de canal au voisinage du drain. Le transistor MOS peut être un transistor à double grille, c'est-à-dire qu'une autre grille est placée du côté de la face inférieure. Dans ce cas, le rétrécissement peut résulter de protubérances du côté de la face inférieure et/ou du côté de la face supérieure. Le transistor peut également être constitué d'un fil ou nanotube entouré au niveau de sa région de canal d'un isolant de grille, la forme du rétrécissement étant alors déterminée en fonction d'une éventuelle anisotropie du matériau semi-conducteur considéré. On pourra également utiliser des transistors MOS en pont, couramment désignés par l'appellation SON (Silicon On Nothing) . Bien entendu, la présente invention n'est pas limitée à l'utilisation du silicium comme élément semi-conducteur. On pourra notamment utiliser des semiconducteurs de type SiGe ou des semi-conducteurs IH-V tels que l'arséniure de gallium. De même l'invention s'applique aussi bien à des transistors MOS à canal N qu'à des transistors MOS à canal P de type à enrichissement ou à déplétion. Plus généralement, les diverses variantes de structure et de réalisation de transistors MOS nanométriques pourront être utilisées dans le cadre de la présente invention.