WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006091826) LOW NOISE DIVIDER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/091826    International Application No.:    PCT/US2006/006619
Publication Date: 31.08.2006 International Filing Date: 23.02.2006
Chapter 2 Demand Filed:    23.01.2007    
IPC:
H03K 21/00 (2006.01), H03L 7/18 (2006.01)
Applicants: MULTIGIG, INC. [US/US]; 100 Enterprise Way, Ste. A-3, Scotts Valley, California 95066 (US) (For All Designated States Except US).
WOOD, John [GB/US]; (US) (For US Only)
Inventors: WOOD, John; (US)
Agent: DIEPENBROCK, Anthony, B.; Dechert LLP, P.o. Box 10004, Palo Alto, California 94303-0961 (US)
Priority Data:
60/656,065 23.02.2005 US
Title (EN) LOW NOISE DIVIDER
(FR) DIVISEUR A FAIBLE BRUIT
Abstract: front page image
(EN)A system and method for dividing a clock in a way that achieves low phase noise. In one embodiment, a multi-phase oscillator (20) such as a rotary traveling wave oscillator operates a state machine (26) which determines times at which a transition coupled phase signal of the multi-phase oscillator should be suppressed. Suppression of the transition is performed by a transition structure that holds the phase signal at a high or low so that the transition does not occur at the output. Fewer transitions in the ph signal create a divided clock. In another embodiment, a decoder (24) determines times for suppressing transitions in a true and complement clock and a polarity flip-flop determines the correct polarity for suppressing edges on both clocks. In yet another embodiment, a multiplexer is used to selectively pass either a true or complement clock to an output load.
(FR)La présente invention concerne un système et un procédé qui permettent de diviser une horloge de manière à produire un faible bruit de phase. Dans une forme de réalisation, un oscillateur multiphase tel qu'un oscillateur à ondes progressives tournantes commande un automate fini qui détermine les moments auxquels la transition d'un signal de phase couplé de l'oscillateur multiphase doit être supprimé. La suppression de la transition est effectuée par une structure de transistor qui maintient le signal de phase à un niveau élevé ou faible de sorte que la transition ne se produise pas à la sortie. Un nombre plus faible de transitions dans le signal de phase crée une horloge divisée. Dans une autre forme de réalisation, un décodeur détermine les moments pour la suppression des transitions dans une horloge réelle et complémentaire et une bascule bistable de polarité détermine la polarité correcte pour supprimer les bords sur les deux horloges. Dans une autre forme de réalisation, un multiplexeur est utilisé pour sélectivement laisser passer une horloge réelle ou complémentaire à une charge de sortie.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)