WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006090651) SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT CONTROL METHOD, AND SIGNAL TRANSMISSION CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/090651    International Application No.:    PCT/JP2006/302878
Publication Date: 31.08.2006 International Filing Date: 17.02.2006
IPC:
H01L 21/822 (2006.01), H01L 21/82 (2006.01), H01L 27/04 (2006.01), H01L 27/08 (2006.01), H01L 29/786 (2006.01), H03K 17/30 (2006.01), H03K 17/687 (2006.01), H03K 19/0175 (2006.01), H03K 19/0185 (2006.01), H03K 19/094 (2006.01), H03K 19/0948 (2006.01)
Applicants: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
ITO, Minoru; (For US Only).
SHIMURA, Hidekichi; (For US Only)
Inventors: ITO, Minoru; .
SHIMURA, Hidekichi;
Agent: WASHIDA, Kimihito; 5th Floor, Shintoshicenter Bldg. 24-1, Tsurumaki 1-chome Tama-shi, Tokyo 2060034 (JP)
Priority Data:
2005-051587 25.02.2005 JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT CONTROL METHOD, AND SIGNAL TRANSMISSION CIRCUIT
(FR) CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR, PROCÉDÉ DE COMMANDE DE CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR ET CIRCUIT DE TRANSMISSION DE SIGNAL
(JA) 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
Abstract: front page image
(EN)A semiconductor integrated circuit, a semiconductor integrated circuit control method, and a signal transmission circuit realizing optimization of the performance of a semiconductor integrated circuit and reduction of the power consumption. In the semiconductor integrated circuit, the semiconductor integrated circuit control method, and the signal transmission circuit, functional circuit blocks (400a to 400n) are composed of MIS transistors fabricated on an SOI structure silicon substrate and have at least one potential set including a high-potential side potential, a low-potential side potential, a substrate potential of a P-channel MIS transistor, and a substrate potential of an N-channel MIS transistor. Power supply wirings supply voltages to the potentials included in the potential set, a controller (200) determines the values of the voltages induced in the power supply wirings and instructs a power supply control IC (300) to generate the voltages of the determined values, and the power supply control IC (300) generates the voltages induced in the power supply wirings according to the instruction of the controller (200).
(FR)L’invention concerne un circuit intégré semi-conducteur, un procédé de commande de circuit intégré semi-conducteur et un circuit de transmission de signal réalisant l’optimisation des performances d’un circuit intégré semi-conducteur et une réduction de la consommation. Dans le circuit intégré semi-conducteur, le procédé de commande de circuit intégré semi-conducteur et le circuit de transmission de signal, des blocs de circuits fonctionnels (400a à 400n) sont composés de transistors MIS fabriqués sur un substrat de silicium de structure SOI et possèdent au moins un ensemble de potentiels englobant un potentiel côté potentiel élevé, un potentiel côté faible potentiel, un potentiel de substrat d’un transistor MIS de canal P, et un potentiel de substrat d’un transistor MIS de canal N. Des câblages d’alimentation fournissent des tensions aux potentiels inclus dans l’ensemble de potentiels, un contrôleur (200) détermine les valeurs des tensions induites dans les câblages d’alimentation et demande à un CI de contrôle d’alimentation (300) de générer les tensions des valeurs déterminées, et le CI de contrôle d’alimentation (300) génère les tensions induites dans les câblages d’alimentation selon l’instruction du contrôleur (200).
(JA) 半導体集積回路の性能の最適化と消費電力の低減を実現する半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路。この半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路では、各機能回路ブロック(400a~400n)は、SOI構造のシリコン基板上に形成されたMISトランジスタにより構成され、高電位側電位と、低電位側電位と、PチャネルMISトランジスタの基板電位と、NチャネルMISトランジスタの基板電位とからなる電位組を少なくとも一つ有し、複数の電源配線は、前記電位組に含まれるそれぞれの電位へ電圧を供給し、コントローラ(200)は、前記複数の電源配線それぞれへ発生させる電圧の値を決定し、決定した値の電圧を発生させることを電源制御IC(300)へ指示し、電源制御IC(300)は、コントローラ(200)の指示に基づいて、前記複数の電源配線それぞれへ電圧を発生する。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)