WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006088074) SEMICONDUCTOR WAFER SURFACE PROTECTING SHEET AND SEMICONDUCTOR WAFER PROTECTING METHOD USING SUCH PROTECTING SHEET
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/088074    International Application No.:    PCT/JP2006/302697
Publication Date: 24.08.2006 International Filing Date: 16.02.2006
IPC:
H01L 21/683 (2006.01)
Applicants: MITSUI CHEMICALS, INC. [JP/JP]; 5-2, Higashi-Shimbashi 1-chome, Minato-ku, Tokyo 1057117 (JP) (For All Designated States Except US).
SAIMOTO, Yoshihisa [JP/JP]; (JP) (For US Only).
URAKAWA, Toshiya [JP/JP]; (JP) (For US Only).
NAKAJIMA, Akemi [JP/JP]; (JP) (For US Only).
AKAI, Ikuo [JP/JP]; (JP) (For US Only).
AIHARA, Shin [JP/JP]; (JP) (For US Only)
Inventors: SAIMOTO, Yoshihisa; (JP).
URAKAWA, Toshiya; (JP).
NAKAJIMA, Akemi; (JP).
AKAI, Ikuo; (JP).
AIHARA, Shin; (JP)
Agent: NAKAJIMA, Jun; TAIYO, NAKAJIMA & KATO, Seventh Floor, HK-Shinjuku Bldg., 3-17, Shinjuku 4-chome, Shinjuku-ku, Tokyo 1600022 (JP)
Priority Data:
2005-042115 18.02.2005 JP
Title (EN) SEMICONDUCTOR WAFER SURFACE PROTECTING SHEET AND SEMICONDUCTOR WAFER PROTECTING METHOD USING SUCH PROTECTING SHEET
(FR) FEUILLE DE PROTECTION DE LA SURFACE D'UNE TRANCHE A SEMI-CONDUCTEUR ET PROCEDE DE PROTECTION DE TRANCHE A SEMI-CONDUCTEUR EMPLOYANT LADITE FEUILLE
(JA) 半導体ウェハ表面保護シート及び該保護シートを用いる半導体ウェハの保護方法
Abstract: front page image
(EN)A semiconductor wafer surface protecting sheet which can prevent breakage of a semiconductor wafer even when a circuit forming plane of the semiconductor wafer has a significant unevenness, and a method for protecting the semiconductor wafer by using such protecting sheet are provided. The semiconductor wafer surface protecting sheet is characterized in that the protecting sheet includes at least one resin layer (A) satisfying a relationship of G’(60)/G’(25)<0.1, where G’(25) is a storage elastic modulus at 25°C, and G’(60) is a storage elastic modulus at 60°C. The semiconductor wafer protecting method using such sheet is also provided.
(FR)La présente invention décrit une feuille de protection de la surface d'une tranche à semi-conducteur, capable d'éviter la rupture d'une tranche à semi-conducteur, même lorsqu'un plan formant un circuit de la tranche à semi-conducteur présente une inégalité significative et un procédé pour protéger la tranche à semi-conducteur en utilisant ladite feuille de protection. La feuille de protection de la surface de la tranche à semi-conducteur est caractérisée en ce que la feuille de protection comprend au moins une couche de résine (A) satisfaisant une relation de G'(60)/G'(25)<0,1, où G'(25) est un module de stockage élastique à 25° C et G'(60) est un module de stockage élastique à 60° C. Le procédé de protection de tranche à semi-conducteur utilisant ladite feuille est également décrit.
(JA) 半導体ウェハの回路形成面に非常大きな凹凸を有している場合であっても、半導体ウェハの破損を防止し得る半導体ウェハ表面保護シート及び該保護シートを用いた半導体ウェハの保護方法を提供する。  25°Cにおける貯蔵弾性率G’(25)、60°Cにおける貯蔵弾性率G’(60)が、G’(60)/G’(25)<0.1の関係を有する樹脂層(A)を少なくとも一層含むことを特徴とする半導体ウェハ表面保護用シートと該シートを用いた半導体ウェハ保護方法である。
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)