WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006087665) ENHANCING PERFORMANCE OF A MEMORY UNIT OF A DATA PROCESSING DEVICE BY SEPARATING READING AND FETCHING FUNCTIONALITIES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/087665    International Application No.:    PCT/IB2006/050461
Publication Date: 24.08.2006 International Filing Date: 13.02.2006
IPC:
G06F 12/08 (2006.01)
Applicants: KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL) (For All Designated States Except US).
PETERS, Harm, J., A., M. [NL/NL]; (NL) (For US Only).
SETHURAMAN, Ramanathan [IN/NL]; (NL) (For US Only).
VELDMAN, Gerard [NL/NL]; (NL) (For US Only).
MEUWISSEN, Patrick, P., E. [NL/NL]; (NL) (For US Only)
Inventors: PETERS, Harm, J., A., M.; (NL).
SETHURAMAN, Ramanathan; (NL).
VELDMAN, Gerard; (NL).
MEUWISSEN, Patrick, P., E.; (NL)
Agent: DE JONG, Durk, J.; Prof. Holstlaan 6, NL-5656 AA Eindhoven (NL)
Priority Data:
05101101.3 15.02.2005 EP
Title (EN) ENHANCING PERFORMANCE OF A MEMORY UNIT OF A DATA PROCESSING DEVICE BY SEPARATING READING AND FETCHING FUNCTIONALITIES
(FR) AMELIORATION DE L'EFFICACITE D'UNE UNITE MEMOIRE D'UN DISPOSITIF DE TRAITEMENT DE DONNEES PAR LA SEPARATION DES FONCTIONNALITES DE LECTURE ET D'EXTRACTION
Abstract: front page image
(EN)The present invention relates to a data processing device (10) comprising a processing unit (12) and a memory unit (14), and to a method for controlling operation of a memory unit (14) of a data processing device. The memory unit (14) comprises a main memory (16), a low- level cache memory (20.2), which is directly connected to the processing unit (12) and adapted to hold all pixels of a currently active sliding search area for reading access by the processing unit (12), a high-level cache memory (18), which is connected between the low-level cache memory and the frame memory, and a first pre-fetch buffer (20.1), which is connected between the high-level cache memory and the low- level cache memory and which is adapted to hold one search-area column or one search-area line of pixel blocks, depending on the scan direction and scan order followed by the processing unit. Reading and fetching functionalities are decoupled in the memory unit (14). The fetching functionality is concentrated on the higher cache level, while the reading functionality is concentrated on the lower cache level. This way concurrent reading and fetching can be achieved, thus enhancing the performance of a data processing device.
(FR)La présente invention se rapporte à un dispositif de traitement de données (10) comprenant une unité de traitement (12) et une unité mémoire (14), ainsi qu'à un procédé permettant de commander le fonctionnement d'une unité mémoire (14) d'un dispositif de traitement de données. Ladite unité mémoire (14) comprend : une mémoire principale (16) ; une mémoire cache de bas niveau (20.2), qui est directement reliée à l'unité de traitement (12) et qui est adaptée pour maintenir tous les pixels d'une zone de recherche dynamique actuellement active pour un accès en lecture par l'unité de traitement (12) ; une mémoire cache de haut niveau (18), qui est reliée entre la mémoire cache de bas niveau et la mémoire d'images ; et une première mémoire tampon d'extraction préalable (20.1), qui est reliée entre la mémoire cache de haut niveau et la mémoire cache de bas niveau, et qui est adaptée pour maintenir une colonne de zone de recherche ou une ligne de zone de recherche de blocs de pixels, en fonction de la direction de balayage et de l'ordre de balayage suivis par l'unité de traitement. Les fonctionnalités de lecture et d'extraction sont découplées dans l'unité mémoire (14). La fonctionnalité d'extraction est concentrée sur le niveau de mémoire cache supérieur, tandis que la fonctionnalité de lecture est concentrée sur le niveau de mémoire cache inférieur, ce qui permet une lecture et une extraction concurrentes et améliore donc l'efficacité d'un dispositif de traitement de données.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)