WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006087381) TRENCH-GATE ELECTRODE FOR FINFET DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/087381    International Application No.:    PCT/EP2006/060077
Publication Date: 24.08.2006 International Filing Date: 17.02.2006
IPC:
H01L 29/786 (2006.01), H01L 21/336 (2006.01), H01L 29/423 (2006.01)
Applicants: INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE) (For All Designated States Except US).
SCHULZ, Thomas [DE/DE]; (DE) (For US Only)
Inventors: SCHULZ, Thomas; (DE)
Agent: KARL, Frank; Patentanwälte Kindermann, Postfach 100234, 85593 Baldham (DE)
Priority Data:
11/060,959 18.02.2005 US
Title (EN) TRENCH-GATE ELECTRODE FOR FINFET DEVICE
(FR) ELECTRODE GRILLE DE TRANCHEE POUR DISPOSITIF TEC A AILETTE
Abstract: front page image
(EN)A FinFET device having a trench-gate electrode, and a method of manufacture, is provided. The trench-gate electrode may be fabricated by forming a mask layer on a substrate having a semiconductor layer, e.g., silicon, formed thereon. A trench is formed in the mask layer and fins are formed in the exposed region of the underlying semiconductor layer. A gate electrode may be formed in the trench by, for example, depositing a gate electrode material such that the trench is filled, planarizing the surface to the surface of the mask layer, and optionally forming a recess in the surface of the gate electrode. Spacers may be formed in the trench and an optional gate dielectric layer may be formed over the fins prior to depositing the gate electrode material. Raised source and drain regions maybe used by using selective epitaxial growth processes.
(FR)L'invention concerne un dispositif TEC à ailette possédant une électrode grille de tranchée et son procédé de fabrication. Ladite électrode peut être fabriquée par formation d'une couche de masque sur un substrat possédant une couche semi-conductrice, par ex., du silicium formé sur ladite couche. Une tranchée est constituée dans la couche de masque et des ailettes sont formées dans la région exposée de la couche semi-conductrice sous-jacente. Une électrode grille peut être formée dans la tranchée par ex., par dépôt d'une matière d'électrode grille, de telle façon que la tranchée est remplie, ce qui permet de rendre plane la surface par rapport à la surface de la couche de masque et, facultativement, de former un évidement dans la surface de l'électrode grille. Des espaceurs peuvent être formés dans la tranchée et une couche diélectrique de grille facultative peut être formée au-dessus des ailettes avant le dépôt de la matière de l'électrode grille. Des régions de source et de drains en relief peuvent être utilisées au moyen de processus sélectifs de croissance épitaxiale.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)