WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006086703) SYSTEM FOR HANDLING BAD STORAGE LOCATIONS IN MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/086703    International Application No.:    PCT/US2006/004868
Publication Date: 17.08.2006 International Filing Date: 10.02.2006
IPC:
G11C 29/00 (2006.01)
Applicants: AMPEX CORPORATION [US/US]; 1228 Douglas, Redwood City, CA 94063 (US) (For All Designated States Except US).
TRYTKO, David, Edward [US/US]; (US) (For US Only)
Inventors: TRYTKO, David, Edward; (US)
Agent: WEBER, Michael, R.; North Weber & Baugh Llp, 2479 East Bayshore Road, Suite 707, Palo Alto, CA 94303 (US)
Priority Data:
60/652,032 11.02.2005 US
Title (EN) SYSTEM FOR HANDLING BAD STORAGE LOCATIONS IN MEMORY
(FR) SYSTEME DE GESTION D'EMPLACEMENTS DE STOCKAGE ERRONES DANS UNE MEMOIRE
Abstract: front page image
(EN)The present invention comprises memory systems, methods and apparatus including systems, methods and various apparatus for addressing memory devices that may include bad memory storage locations. A received logical memory address may comprise a block address and a page address. a lookup table identifies bad addresses/blocks. The method maps the logical block/address to a physical block/address, which is offset from the logical block/address by the number of bad blocks/addresses preceding it in the memory. The lookup table contents may be updated if further blocks/addresses become bad while the memory is in use.
(FR)L'invention concerne des systèmes mémoire, des procédés et appareils comportant des systèmes, des procédés et divers appareils permettant de traiter des dispositifs de mémoire susceptibles de comporter des emplacements de mémoire erronés. Une adresse de mémoire logique reçue peut comprendre une adresse de bloc et une adresse de page. Une table de recherche identifie les adresses/blocs erronés. Le procédé fait correspondre le bloc/l'adresse logique à un bloc/une adresse physique, décalé par rapport au bloc/à l'adresse logique par le nombre d'adresses/de blocs erronés le précédant dans la mémoire. Le contenu de la table de recherche peut être actualisé si d'autres blocs/adresses deviennent erronés pendant l'utilisation de la mémoire.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)