WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006084349) HIGH PERFORMANCE IC PACKAGE AND METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/084349    International Application No.:    PCT/CA2006/000075
Publication Date: 17.08.2006 International Filing Date: 20.01.2006
IPC:
H01L 23/50 (2006.01), H01L 21/60 (2006.01)
Applicants: MICROBONDS INC. [CA/CA]; 151 Amber Street, Unit 1, Markham, Ontario L3R 3B3 (CA) (For All Designated States Except US).
LYN, Robert [CA/CA]; (CA) (For US Only).
PERSIC, John [CA/CA]; (CA) (For US Only).
UPSHALL, Morgan, Lee [CA/CA]; (CA) (For US Only)
Inventors: LYN, Robert; (CA).
PERSIC, John; (CA).
UPSHALL, Morgan, Lee; (CA)
Agent: RYMEK, Edward; Gowling Lafleur Henderson LLP, Suite 2600, 160 Elgin Street, Ottawa, Ontario K1P 1C3 (CA)
Priority Data:
11/055,644 10.02.2005 US
Title (EN) HIGH PERFORMANCE IC PACKAGE AND METHOD
(FR) PROCÉDÉ ET PAQUET IC HAUTES PERFORMANCES
Abstract: front page image
(EN)A novel wire-based interconnect IC package is described as well as the method of designing and the method of producing the IC package. The IC package includes one or more signal carrying wires as well as ground return wires associated with each signal carrying wire to electrically couple a chip to a carrier substrate. Both the signal carrying wire and its associated ground return wires may be insulated, however at least the signal carrying wire or the ground wires are insulated. The inductance of the signal carrying wires can be kept low by keeping the wirebonds as short as possible and by positioning a number of ground wires symmetrically about and in close proximity to the signal carrying wire. The signal carrying wires and the ground return wires are connected to bond pads on the chip and to bond fingers on the carrier substrate to couple the chip to the substrate. Further, the bond pads may be staggered such that the effective pitch of the bond pads is less than the diameter of the wire, and the bond fingers may be positioned on a bond finger ring and to bonding locations outside the ring providing an effective pitch of the bond fingers of less than the diameter of the wire.
(FR)L’invention concerne un paquet IC novateur d’interconnexion à base filaire de même que le procédé de conception et le procédé de fabrication du paquet IC. Le paquet IC comporte un ou plusieurs fils porteurs de signal de même qu’un ou plusieurs fils de retour de masse associés à chaque fil porteur de signal pour accoupler électriquement une puce à un substrat porteur. A la fois le fil porteur de signal et ses fils de retour de masse associés peuvent être isolés, cependant au moins le fil porteur de signal ou les fils de retour de masse sont isolés. L’inductance des fils porteurs de signal peut être maîtrisée à condition que les liaisons filaires soient aussi courtes que possible et en positionnant un nombre de fils de retour de masse symétriquement autour et au voisinage immédiat du fil porteur de signal. Les fils porteurs de signal et les fils de retour de masse sont connectés à des patins de liaison sur la puce et à des doigts de liaison sur le substrat porteur pour accoupler la puce au substrat. En outre, les patins de liaison peuvent être disposés en gradins pour que le pas effectif des patins de liaison soit inférieur au diamètre du fil, et les doigts de liaison peuvent être positionnés sur une bague de doigt de liaison et vers des emplacements de liaison à l’extérieur de la bague constituant un pas effectif des doigts de liaison inférieur au diamètre du fil.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)