WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2006084288) INSTRUCTION PREFETCH MECHANISM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/084288    International Application No.:    PCT/US2006/006993
Publication Date: 10.08.2006 International Filing Date: 03.02.2006
IPC:
G06F 9/38 (2006.01)
Applicants: QUALCOMM Incorporated [US/US]; 5775 Morehouse Drive, San Diego, CA 92121 (US) (For All Designated States Except US).
SARTORIUS, Thomas, Andrew [US/US]; (US) (For US Only).
AUGSBURG, Victor, Robert [US/US]; (US) (For US Only).
DIEFFENDERFER, James, Norris [US/US]; (US) (For US Only).
BRIDGES, Jeffrey, Todd [US/US]; (US) (For US Only).
MCILVAINE, Michael, Scott [US/US]; (US) (For US Only).
SMITH, Rodney, Wayne [US/US]; (US) (For US Only)
Inventors: SARTORIUS, Thomas, Andrew; (US).
AUGSBURG, Victor, Robert; (US).
DIEFFENDERFER, James, Norris; (US).
BRIDGES, Jeffrey, Todd; (US).
MCILVAINE, Michael, Scott; (US).
SMITH, Rodney, Wayne; (US)
Agent: WADSWORTH, Philip, R.; 5775 Morehouse Drive, San Diego, CA 92121 (US)
Priority Data:
11/050,932 03.02.2005 US
Title (EN) INSTRUCTION PREFETCH MECHANISM
(FR) MECANISME DE PRELECTURE D'INSTRUCTIONS A BON RENDEMENT ENERGETIQUE
Abstract: front page image
(EN)A processor includes a conditional branch instruction prediction mechanism that generates weighted branch prediction values. For weakly weighted predictions, which tend to be less accurate than strongly weighted predictions, the power associating with speculatively filling and subsequently flushing the cache is saved by halting instruction prefetching. Instruction fetching continues when the branch condition is evaluated in the pipeline and the actual next address is known. Alternatively, prefetching may continue out of a cache. To avoid displacing good cache data with instructions prefetched based on a mispredicted branch, prefetching may be halted in response to a weakly weighted prediction in the event of a cache miss.
(FR)Selon l'invention, un processeur comprend un mécanisme de prévision d'instructions de saut conditionnel qui produit des valeurs de prévision de saut conditionnel pondérées. Pour des prévisions à faible pondération qui tendent à être moins précises qui des prévisions à forte pondération, l'énergie associée au remplissage spéculatif puis au vidage de la mémoire cache, est économisée par l'arrêt de la prélecture d'instructions. La prélecture d'instruction se poursuit lorsque la condition de saut est évaluée dans le pipeline et l'adresse suivante courante est connue. De manière alternative, la prélecture peut se poursuivre à l'extérieur de la mémoire cache. Pour éviter le déplacement de bonnes données de mémoire cache avec des instructions prélues sur la base d'un saut ayant fait l'objet d'une mauvaise prévision, la prélecture peut être stoppée en réponse à une prévision à faible pondération en cas de manque de mémoire cache.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)