WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2006/083396    International Application No.:    PCT/US2005/044839
Publication Date: 10.08.2006 International Filing Date: 12.12.2005
H03C 3/00 (2006.01), H04L 27/20 (2006.01)
Applicants: RF MICRO DEVICES, INC. [US/US]; 7628 Thorndike Road, Greensboro, NC 27409 (US) (For All Designated States Except US)
Inventors: HUMPHREYS, Scott, Robert; (US).
BUNCH, Ryan; (US).
HUNT, Barry, Travis, Jr.; (US)
Agent: WITHROW, Benjamin, S.; Withrow & Terranova, PLLC, P.O. Box 1287, Cary, NC 27512 (US)
Priority Data:
11/047,258 31.01.2005 US
Abstract: front page image
(EN)A fractional-N offset phase locked loop (FN-OPLL) is provided. The N-OPLL includes a fractional divider, a phase detector, a loop filter, a voltage controlled oscillator (VCO), and feedback circuitry. Combiner circuitry (108) combines an initial fractional divide value and a modulation signal to provide a combined fractional divide value. Based on the combined fractional divide value, the fractional-N divider (96) divides a reference frequency and provides a divided reference frequency to the phase detector. The phase detector (98) compares a phase of the divided reference frequency to a phase of a feedback signal to provide a comparison signal. The comparison signal is filtered by the loop filter (100) to provide a control signal to the VCO, where the control signal controls a frequency of an output signal of the VCO. The output signal is processed by the feedback circuitry to provide the feedback signal to the phase detector.
(FR)La présente invention a trait à une boucle à phase asservie à déphasage N-fractionnaire. La boucle à phase asservie à déphasage N-fractionnaire comporte un diviseur fractionnaire, un détecteur de phase, un filtre à boucle, un oscillateur commandé en tension, et un circuit de rétroaction. Un circuit combinateur assure la combinaison d'une valeur de division fractionnaire initiale et d'un signal de modulation pour fournir une valeur de division fractionnaire combinée. Sur la base de la valeur de division fractionnaire, le diviseur N-fractionnaire divise une fréquence de référence et fournit une fréquence de référence divisée au détecteur de phase. Le détecteur de phase compare une phase de la fréquence de référence divisée à une phase d'un signal de rétroaction pour fournir un signal de comparaison. Le signal de comparaison est filtré par le filtre à boucle pour fournir un signal de commande à l'oscillateur commandé en tension, où le signal de commande contrôle une fréquence d'un signal de sortie de l'oscillateur commandé en tension. Le signal de sortie est traité par le circuit de rétroaction pour fournir le signal de rétroaction au détecteur de phase.
Designated States: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)